This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352:时钟和控制信号转换行为

Guru**** 2547030 points
Other Parts Discussed in Thread: AM3352

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/603335/am3352-clock-and-control-signal-transition-behavior

器件型号:AM3352

您好!

在 AM3352数据表第5.2节中、需要 TI 硬件专家提供一些帮助、以了解推荐的时钟和控制信号转换行为。 本节规定时钟和控制信号必须以单调的方式在 VIH 和 VIL 之间转换(或在 VIL 和 VIH 之间转换)。

1.我认为这个限制是为了避免在时钟/控制信号的非单调部分接近 VIH 或 VIL 时重复计时或触发数据...对吗?

2.如果 VIH 和 VIL 波形的非单调部分有足够的噪声裕度(>300mV 左右),是否可以安全地忽略此建议?

如果上述理解不完全正确、您能否提供此建议的可能原因。

此致、

分享

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    1.是的。
    2.不 必须满足数据表要求。