[参考译文] AM5728：TRSTn 引脚

尊敬的 Biser - San：

感谢你的答复。

我了解到 AM5728的 JTAG 控制器将 trstn 驱动为高电平。 但是、我的客户希望知道当 trstn 被驱动为高电平时的时间。
当3.3V 电源上升时、TI 是否具有相同的时序？ 或者、trstn 是否驱动为低电平一次、之后、trstn 是否为高电平？
请告诉我。

感谢您的持续支持。

此致、
Michi

尊敬的 Biser - San：

感谢您的合作。

我知道 AM572x 没有 JTAG 控制器。 当器件通过内部下拉电阻器加电时、TRSTn 为低电平。
如果 JTAG 控制器连接到 AM572x、则如果 TRSTn 通过 JTAG 控制器变为高电平、AM572x (AM572x 以正常运行)会立即进入仿真模式？ 或者对于仿真模式、是否需要更改任何信号？

请告诉我。

感谢您的快速回复。

此致、
Michi

尊敬的 Biser - San：

感谢您的快速回复。 这对我很有帮助。

让我再问一个问题。

根据 AM572x 的数据管理、将 trstn 分配给 D20引脚、缓冲器类型为"双电压 LVCMOS"。 表5-17. 双电压 LVCMOS DC 电气特性(3.3V 模式)、
VIH：最小2V
VIL：最大 0.8V

如果器件上电后该 trstn 电平始终为0.8V-1.3V、会发生什么情况？ 是否可能发生任何故障？

请再说一遍。

此致、
Michi

TRSTn IO 单元由 VDDSHV3供电。 我假设您有一个到 VDDSHV3的外部上拉电阻器、如果是 TRSTn 引脚、它将通过内部下拉电阻分压器形成电阻分压器。 是这样吗？ 如果是、外部上拉值是多少？

尊敬的 Biser - San：

感谢您的快速回复。

这是客户的情况。 我必须向我的客户确认这一点。 但我认为没有外部上拉电阻器。

此致、

Michi

尊敬的 Biser - San：

感谢您的持续支持。

我的客户在 AM5728系统中执行了一项测试。

客户将"trstn"绑定到3.3V (高)。 和供电的 AM5728。
TCLK：N.C.
TMS：通过外部电阻器连接至3.3V
TDI：通过外部电阻器连接至3.3V

通过测试、AM5728在正常运行模式下运行、而不是在调试模式下运行。

客户想知道为什么 AM5728没有进入"trstn"为高电平的调试模式。

下面是我的想法。

1) 1) AM5728上电时、"trstn"始终有效。 并初始化内部仿真逻辑。
2) 2)"trstn"输入特性在仿真逻辑初始化完成前永远不会被启用。
3) 3)根据"IEEE 标准1149.1-2001规范"、它描述如下。
--------------------------
4.6.1d)为了确保测试逻辑的确定性运行，TMS 应保持为1，同时 TRST*上施加的信号从0变为1。

建议4.6.1 d)、以确保测试逻辑在信号时可预测地响应
应用于 TRST*从0更改为1。 如果上升沿同时出现在 TRST*和 TCK 上、则为 A
逻辑0应用于 TMS、将发生竞争、TAP 控制器可能仍保留在 Test-Logic-
复位控制器状态或进入运行-测试/闲置控制器状态。
----------------------------------
4)所以我认为需要"trstn"的上升沿才能进入调试模式。 但是、在上述测试中、"trstn"始终为高电平。 0到1的转换从未发生。
5)出于此原因、AM5728在正常运行。
6) 6)也许需要 TCK 来进入带有版本 trstn 的调试模式？

我的想法是对的吗？

请再说一遍。

感谢您的快速回复。

此致、
Michi

是的、正确。