• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 447 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 硬件：J5Eco (DRA6xx)显示-配置时钟频率与放大器；水平频率(水平消隐区域)

admin
Guru**** 2540720 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/600425/hardware-j5eco-dra6xx-display--configuring-clock-frequency-horizontal-frequency-horizontal-blanking-area

大家好、

我们正在 J5Eco (DRA6xx)中工作。 我们在显示屏中存在闪烁问题。  

我们的硬件团队建议配置时钟频率和水平频率 (水平消隐区域)。

配置时要使用哪些寄存器？

  1. 将时钟频率 从28341MHz 降低到374MHz。
  2. 更改水平消隐面积、使最小水平频率为28.9kHz 26、8MHz/289KHz =< 927 (水平周期面积)

谢谢、此致

Gokul

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好、Gokul、

    我已将您的问题转交给 DSS 专家。

    此致、
    Yordan
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    对此有任何建议。

    此致、
    Kiran
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Kiran、Gokul、

    您可以尝试通过 HDVPSS 驱动程序的 sysfs 来更改/调整时钟频率：

    processors.wiki.ti.com/.../TI811X_PSP_VPSS_VIDEO_Driver_User_Guide

    VPSS 驱动程序支持以下特性：
    通过 sysfs 支持各种视频 PLL 频率

    请参阅"时序"和"模式" sysfs 条目。

    您还可以通过时钟框架更改时钟频率：
    processors.wiki.ti.com/.../TI811X_PSP_PM_CLOCK_FRAMEWORK_User_Guide

    您还可以查看下面有关"闪烁"的 wiki、
    processors.wiki.ti.com/.../TI811X_PSP_04.07.00.02_Release_Notes

    此致、
    帕维尔

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Pavel、

    重新描述问题以获得具体建议。

    如上所述、我们正在调试屏幕闪烁问题。

    根据硬件团队分析、测得的最小水平频率为27.24KHz
    显示规格为28.9KHz、测量的消隐为197个空白。
    此测量是在有源展频下完成的。

    因此、我们需要将水平频率从27.24KHz 更改为28.9KHz。 如所示
    硬件团队建议、可以通过以下两种方式修改水平频率：

    1：在启用展频的情况下、将时钟频率动态从28、341MHz 降低到37、4MHz。

    2.更改水平消隐区域，使最小水平频率为28.9kHz。

    请提供您对这方面的建议。

    此外、我们还认为需要研究以下两个寄存器来配置所需的水平频率
    VIDEO1PLL_FRACCTRL
    VIDEO1PLL_CLKCTRL

    请提供两个寄存器的详细说明、因为我们不能得到太多
    SPRUGI5A_DRA6xx_TRM 文档的详细信息。

    硬件：J5Eco (DRA6xx)
    操作系统：QNX6.5
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    如果您有任何信息、请进行更新。

    此致、
    Kiran
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    [引用 user="Kiran Gadi"]硬件：J5Eco (DRA6xx)
    操作系统：QNX6.5[/报价]

    因此、您不使用 TI EZSDK、而是 QNX。 我将尝试从 J5Eco 器件端向您提供一些答案。

    [引用 user="Kiran Gadi]h/w 团队分析结果显示、测得的最低水平频率为27.24KHz
    显示规格为28.9KHz、测量的消隐为197个空白。
    此测量是在有源展频下完成的。

    因此、我们需要将水平频率从27.24KHz 更改为28.9KHz。 如所示
    硬件团队建议、可以通过以下两种方式修改水平频率：

    1：在启用展频的情况下、将时钟频率动态从28、341MHz 降低到37、4MHz。

    2.更改水平消隐区域，使最小水平频率为28.9kHz。[/引述]

    "水平频率"是否意味着 VOUT[0]_HSYNC W25引脚上的信号频率？

    [引用 USER="Kiran Gadi]]此外、我们还认为需要研究以下两个寄存器来配置所需的水平频率
    VIDEO1PLL_FRACCTRL
    VIDEO1PLL_CLKCTRL[/引述]

    这些寄存器用于配置 VIDEO1 DPLL 输出时钟。 该时钟是 HDVPSS VOUT0像素时钟。 默认情况下、在 TI EZSDK 中、它配置为148.5MHz、以支持1920x1080@60显示分辨率。 请参阅 J5Eco TRM 第2.3.6节"视频组时钟结构"

    [引用 user="Kiran Gadi">请提供两个寄存器的详细说明、因为我们不能获得太多信息
    SPRUGI5A_DRA6xx_TRM 文档的详细信息。[/引用]

    似乎您使用的是 Jacinto5/DRA65x TRM、而不是 J5Eco/DRA62x TRM。 您需要查看的文档为：

    J5Eco/DRA62x TRM - SPRUHF4C
    J5Eco HDVPSS 用户指南- SPRUHG4B

    此致、
    帕维尔

     

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Pavel、

    对于您的问题、"水平频率"是否指 VOUT[0]_HSYNC W25引脚上的信号频率？

    是的、VOUT[0]_HSYNC W25引脚用于测量水平频率。

    请建议进行更改以实现28.9KHz 的最小水平频率。


    此致、
    Kiran
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Pavel、

    请提供有关此内容的任何更新。

    此致、
    Kiran
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Kiran、

    由于您未使用我们的 HDVPSS Linux 驱动程序、因此应直接更新 HDVPSS 寄存器设置。

    对于 HDVPSS VOUT0/DVO2、我们有许多输出引脚、但让我们重点关注这两个引脚：

    VOUT[0]_CLK W26 -这是像素时钟、它源自 DPLL_VIDEO1、也被内部称为 HD_VENC_G_CLK 和 DVO_CLK。 它的最大频率为165MHz、由 DPLL_VIDEO1寄存器(VIDEO1PLL_x)控制。

    VOUT[0]_HSYNC W25 -视频输出水平同步输出。 这是离散水平同步输出。

    根据我的理解、您需要知道如何控制 VOUT[0]_HSYNC 信号(频率/长度/宽度)。 此信号由 DTG (显示时序发生器)创建和控制、该 DTG 位于 HDVPSS 子系统的 HD_VENC 模块内。 该信号由 HD_VENC_D_CFGx 寄存器(例如 CFG15、CFG16等)控制。 有关 HD_VENC 及其寄存器的更多信息、请参阅《J5Eco HDVPSS 用户指南：

    第1.2.7节高清视频编码器(HD_VENC)
    第1.3.9节 HD_VENC_D 寄存器

    此致、
    帕维尔
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Kiran、

    还有测试代码(GEL 文件+ C 文件)可用。 它不是 Linux、是裸机编程、您可以检查此 HD_VENC 的编程方式：

    support.spectrumdigital.com/.../ ->测试代码 ZIP 文件

    j5ecoevm/video_tests/lcd_test/
    j5ecoevm/tests-jamr21/lcd/

    此致、
    帕维尔
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    另请参见以下 e2e 线程：

    e2e.ti.com/.../547907

    此致、
    帕维尔
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Kiran、


    有一个用于更改/设置水平消隐区域以及配置视频 PLL 的软件接口。 我认为最好使用此软件界面来更改设置。
    请首先使用这些接口来更改配置。

    此致、
    Brijesh