工具/软件：TI-RTOS
大家好、TI 上帝、
在放弃将 XEVMK2L 上的 DFE 用于我们的项目(FPGA 和 DSP 之间的快速串行通信)后、我们决定将项目基于 SRIO、现在有 EVMK2H 和 TMDSEVM6678Lx、并且可以在回送模式下成功运行所有 SRIO 示例(直接 I/O 和消息传递)。 我们将对这两个 EVM 使用最新的处理器 SDK。 在讨论 FPGA 方面之前、我们希望首先能够在两个 DSP 板之间进行通信。
我们正在考虑订购分线卡 CI2EVMBOC。 这两个板是否能够与此卡通信、或者是否需要两个相同的卡？ 两个 EVM 都应与 CI2EVMBOC 兼容。
我们要做的另一项测试是使用外部回路。 我们修改了 TMDSEVM6678Lx 上的 SRIO_TputBenchmarking_evmc6678_C66TestProject、并在 benchmarking.h 中进行了设置
#define SRIO_PORT_width SRIO_Lanes_form_four_1x_ports
#define USE_LOOP_MODE 错误
并通过 TX_P 和 RX_N 与 TX_N 连接到 AMC 连接器 RX_P 但程序显示端口不工作。
我们有什么问题？ 外部回送的工作方式是否与此类似、或者是否需要 SRIO 开关？ 在我们的情况下(用电线围观)如何设置 rtwo 参数：
#define 是板到板
#define 是_ove_external_SRIO_switch
我们还使用直接 I/O 示例进行了非全屏试验、并进行了设置
CSL_SRIO_SetNormalMode (hSrio、0)；
/*启用响应数据包的自动优先级提升。 *
CSL_SRIO_EnableAutomaticPriorityPromotion (hSrio)；
/*将 SRIO 预分频器选择设置为在44.7至89.5 *范围内运行
CSL_SRIO_SetPrescalarSelect (hSrio、0)；
/*解锁引导配置 Kicker */
CSL_BootCfgUnlockKicker ()；
//假设链路速率为3125；对 PLL 进行相应的编程。 *
CSL_BootCfgSetSRIOSERDESConfigPLL (0x229)；
/*配置 SRIO SERDES 接收配置。 *
CSL_BootCfgSetSRIOSERDESRxConfig (0、0x00440495)；
/*配置 SRIO SERDES 发送配置。 *
CSL_BootCfgSetSRIOSERDESTxConfig (0、0x00180795)；
并卡在 CSL_SRIO_IsPortOk 例程中。 我们做了什么错了！
非常感谢您的帮助！
谢谢
多罗
