[参考译文] CCS/TMS320C6678：TMS320C6678 1、25 GHz 问题

您好、Fabrizio、

您确定是否遵循了 KeyStone 器件硬件设计指南中的建议？ 您是否遵循了 TMS320C6678数据表中提供的加电顺序？  

由于您没有报告初始设计的问题、我怀疑这是硬件问题、建议您重新访问硬件设计、尤其是上电顺序。  

此致、
Yordan

Yordan、您好！
正如我在上一篇文章中所述、上电序列与 Keystone 器件的硬件设计指南一致。 实际上、该板的上一个系列工作正常。 正如我写的那样、唯一的差异是 DSP 频率(在物料清单中没有发生其他修改)。
请告诉我、我是否可以提供更多详细信息来帮助您了解我的问题。
提前感谢
Fabrizio

Fabrizio、

您能否在其中一个新电路板上放置一个器件？

您可以通过此新电路板获得任何 CCS 连接吗？  错误消息表示您有一些连接。

如果它们引导至 NOBOOT 模式、您能尝试连接它们吗？

复位释放后、您在 SYSCLKOUT 引脚上看到了什么？

Tom

您好、Tom、

感谢您的快速回复。

第一步、我正在等待部件(我想星期一)。

现在、我在电路板中设置 NOBOOT 模式、并建立 CCS 连接；执行 GEL 文件(附加在 POST 中)时、会出现以下错误：

我将 PLL 值设置为1、25GHz (PLL_M = 24、PLL_D=0)和1GHz (PLL_M = 39、PLL_D = 1)、结果与图片中所示相同。

复位释放后、在 SYSCLKOUT 引脚中、我看到一个16、6MHz 的时钟。

请告诉我是否可以执行其他测试。

谢谢

Fabrizioe2e.ti.com/.../1832.evmc6678l.gel

Fabrizio、

我已将其转发给 CCS 专家。

Tom

好的、Tom、
我正在等待您的反馈。 解决这个问题非常重要。
此致。
Fabrizio

Fabrizio、

当 DSP 尝试访问 EMIF 配置寄存器以配置 DDR 时序时、会发生 GEL 文件中的错误。
您是否更新了 GEL 文件中的任何 DDR 配置设置？ GEL 文件中有一个函数 Global_Default_Setup_Silent，用于设置 PLL 时钟并配置 DDR：DDR3_setup_auto_lvl_1333

要测试此测试，请在 Global_Default_Setup_Silent 中注释 DDR3_setup_auto_lvl_1333，然后转至 View -> Memory Browser，转至错误0x21000010中指示的地址，并检查是否可以读取和写入该位置。 如果您有 EVM、请检查 EVM 上的行为、并将其与定制板上的行为进行比较。 您的 DDR 器件是否支持1333速度、如果是、您是否更改了 EMIF 配置以匹配您的 DDR。？

或者、对函数进行注释将跳过 DDR 初始化、您可以从 MSMC 运行代码来测试 DDR 设置。

此致、
Rahul

您好、Rahul、

从上一个帖子中附加的 GEL 文件中可以看到、DDR 频率设置为1066。 我注释 了 DDR3_setup_auto_lvl_1333、错误已更改：

然后、我无法读取存储器、因为 DSP 挂起。

同一测试在第一代电路板(具有1GHz DSP 的电路板)上成功执行。

你有其他建议吗？

此致

Fabrizio

Fabrizio、

您已确定可以连接并运行 GEL 文件。  您是否完成了正确设计并调试 DDR3接口的过程？  这将导致定制 GEL 文件和用户软件。

DDR3调试 分为两部分：正确的电路板设计和正确的软件配置。  要获得正确布线的电路板、必须遵循 DDR3布局指南。  然后、必须遵循 DDR3初始化指南中的步骤来正确配置 DDR3控制器和 PHY、以便与 DDR3 SDRAM 进行可靠通信。

请查看 KeyStone I DDR3初始化应用报告(SPRABL2E)中介绍的初始化序列、网址为 ：http://www.ti.com/lit/an/sprabl2e/sprabl2e.pdf。  本文档提供了2个电子表格(PHY_CALC 和 REG_CALC)、可供下载、以帮助进行寄存器配置。  有关更多详细信息、请参阅 KeyStone DDR 布局指南和 KeyStone I DDR 用户指南。  所有内容均可从 C6678网页上获取、网址为 ：www.ti.com/.../TMS320C6678。

要填写 PHY_CALC 电子表格、您需要一份报告、说明已满足长度匹配规则。  下面附上了一个示例。  请随附一份类似的报告以及填充的电子表格以供审核。

Tom

e2e.ti.com/.../0456.EVM_5F00_DDR3_5F00_Rules.xls

Tom、

正如我在过去发布的、我的设计不是新的、但我有很多板、没有任何问题。 这些电路板的唯一区别是 DSP C6678 (1、25 GHz 而不是1 GHz)。

但是、在附件中、您可以找到使用电路板值编译的表单(从 PCB 工具提取)。

e2e.ti.com/.../0268.0456.EVM_5F00_DDR3_5F00_Rules_5F00_Gualtieri.xls

我想添加一些信息；我在 GEL 文件中注释掉 DDR3_MEMORY_TEST、并显示一个新错误：

这是否有用？ 您还有其他建议吗？

此致

Fabrizio

Fabrizio、

长度匹配报告显示数据组网的路由是正确的。  但是、报告未显示 ADD/CM/CTRL/CLK 的 Fly-by 路由已正确实现。  这对于稳健运行至关重要。  报告需要显示从控制器到每个 DDR3 SDRAM 的路由长度。  请使用此信息更新报告。  如果您无法直接为 CAD 工具提取此内容、则可以手动填充。  还需要此信息来填充 PHY_CALC 电子表格、该电子表格可生成软件所需的值。

Tom

Tom、
我不知道我是否可以提取这些信息。 为什么您坚持使用 DDR3存储器？ 正如我在第一篇文章中提到的、当 DSP 处于 SPI 引导模式时、DSP 不会与 CCS 链接。 在这种情况下、存储器的影响是什么？
此致
Fabrizio

Fabrizio、

我认为您之前观察到 GEL 执行挂起在 DDR3上。  这就是我尝试帮助您完成 DDR3调试过程的原因。

如果您仅关心在 SPI 引导时连接 CCS 的问题、则可能会遇到软件错误。  内核进入挂起后无法连接 CCS 的状态并不罕见。  在这种情况下、您必须重置内核、这会导致您丢失调试状态信息。  Rahul 应该能够帮助进行调试。

Tom

Tom、
我想理解这两个方面。 特别是、我想知道为什么电路板工作正常、现在它不能在 DSP 端工作、只更改了 DSP (1、25GHz 而不是1GHz)。
此致

Fabrizio、

因此、我看到3条进度路径：

1. 按照 DDR3接口调试的步骤操作。  必须满足长度匹配规则、尤其是对于飞入网。  PHY_CALC 电子表格中需要此练习的结果。  完成长度匹配报告并完成 PHY_CALC 和 REG_CALC 工作表后、我们可以为您查看这些工作表。

2. 将1.25GHz DSP 替换为1.00GHz DSP、以验证更改 DSP 速度等级是唯一显著变化的假设。

此外、 如果您想对 NOBOOT 的 GEL 文件执行更多操作、请告知我们您希望在不使用 DDR 的地方运行哪些其他测试。  您应该能够加载测试程序以验证所有电路板电路。  您还应该测量 SYSCLKOUT 以确保主 PLL 以预期的速率运行。

Tom