请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM625 主题中讨论的其他器件：TFP410
您好！
我们正在尝试从定制的 AM62x 处理器驱动 TFP410串行器芯片。 我们将运行以下 modetest 命令：
root@am62xx-EVM：~# modetest -M tids -s 39：1920x1080@RG24
在连接器39、CRTC 37上设置1920x1080-60.00Hz@RG24模式
当我们查看器件的 VOUT0_HSYNC 和 VOUT0_VSYNC 信号时、我们会看到有效的时序脉冲、因此似乎器件以正确的模式运行、 当我们转储时钟树(cat /sys/kernel/debug/clk/clk_summary)时、相关时钟似乎被配置为以一个频率(148.5 MHz)运行
(笑声)
CLK：186：2 1 0 148529411 0 50000
(笑声)
但是、我们在电路板的 VOUT0_PCLK 引脚上看不到任何内容。 我们已经检查了短路等 CLK 引脚似乎以某种方式门控或禁用。 您能帮助解决问题吗？
我们的 devicetree 看起来与 TI 提供的 SDK 非常相似、我们将相同的引脚多路复用器用于并行输出、并已确认编译的 DTB 在参考设计和我们的设计之间是一致的。 如果 DTB/DTS 文件有用、我可以提供它。
谢谢。
Mike
