This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VM:R5F 上的嵌套中断

Guru**** 654100 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1181736/tda4vm-nested-interrupt-on-r5f

器件型号:TDA4VM

在 PDK 用户指南中、声明 R5F 不支持嵌套中断。 它是 R5F 中断控制器的限制还是 TI 未实现该功能?

https://software-dl.ti.com/jacinto7/esd/processor-sdk-rtos-jacinto7/08_04_00_06/exports/docs/pdk_jacinto_08_04_00_21/docs/userguide/jacinto/modules/freertos.html

4.2.3.不支持功能

  • 默认情况下、不会启用和编译协例程、流缓冲区。 如果用户想要使用这些功能、可以将它们添加到 FreeRTOS 配置和 makefile 文件中。
  • 无 ickless IDLE 模式
  • 任务级内存保护包装程序
  • 在 R5F 上、不支持嵌套中断。
  • 不支持硬件中断和软件中断负载测量。

在 TRM 中、R5F 支持优先级中断、它是否可用于中断嵌套?

•集成矢量中断管理器(VIM)
–每个内核512个中断
•只有连接到 R5F 内核0的中断在锁定模式下可用
•每个中断可编程为 IRQ 或 FIQ
•每个中断都有一个可编程使能屏蔽
•每个中断都有一个可编程的4位优先级
–支持优先级中断

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tony、

    请查看以下链接、尤其是 i2132勘误表。  

    https://www.ti.com/lit/er/sprz455c/sprz455c.pdf?ts=1671793217826&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTDA4VM

    此致、

    Brijesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brijesh、

    谢谢。

    关于权变措施、  

    或者、用户可执行一个完全由软件管理的中断处理机制、在这个机制中、每个 ISR (中断处理例程)应该检查一个较高优先级有效中断的存在(通过读取 VIM 中的中断原始状态寄存器)并跳转到与那个中断相对应的 ISR。

    如何实现这一点? 如果已经在 ISR 中处理中断、则不应知道会出现新的更高优先级的中断。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗯、我认为它很难、并且会增加 ISR 开销、因为它需要 ISR 检查 ISR 中每条语句的更高优先级中断。

    通常、我们不使用嵌套中断、客户是否有任何特定的原因想要使用嵌套中断?  

    此致

    Brijesh