This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OMAP-L138:uPP DMA 传输不稳定

Guru**** 2983110 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/654447/omap-l138-unstable-upp-dma-transfer

器件型号:OMAP-L138

我们的应用是对 UPPA 和 uPPB 通道进行编程、以定期接收4096个采样@ 1msec 速率的块。

uPP 配置为双通道 Rx 模式、UPPA 为8位模式、uPPB 为16位模式、使能和启动信号被启用、等待信号被省略、时钟信号由 FPGA 持续生成。

尽管 uPP 外设按照 TI 参考手册中描述的分步过程进行了初始化、但在复位周期内会观察到不稳定的 DMA 传输、例如一个或两个通道缺少 DMA 传输、或者通道间的 DMA 传输未同步。

该主题是否存在任何已知问题?  TI 可以提供哪些帮助来帮助调试该问题?

我们在 https://e2e.ti.com/support/dsp/c6000_multi-core_dsps/f/639/t/372349?tisearch=e2e-sitesearch&keymatch=upp%20clock 中发现了与在初始化序列期间提供 uPP 时钟相关的问题

初始化期间丢失 uPP 时钟信号是否会导致与我们的问题类似? (即不稳定的 DMA 传输)

请注意、在应用启动期间、我们根据分步过程(步骤1-7)执行 uPP 外设初始化、并在启动结束时对 DMA 传输进行编程(步骤8-10)、此时一切都应准备好开始 uPP 接收。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    您使用的是哪款 SDK?

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Yordan、您好!
    我们不使用任何 SDK。 我们已经为所有外设开发了自己的驱动程序。

    Karel
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Karel
    您是否有更多来自测试和观察结果的数据?

    1) 1) FPGA 的时钟速度是多少? 您是否能够降低时钟以查看故障是否仍然存在?
    2) 2)请进一步澄清此处的含义"在复位周期内观察到不稳定的 DMA 传输、例如一个或两个通道缺少 DMA 传输、或通道间的 DMA 传输未同步。"
    是否仅在您尝试重置/重新启动应用程序测试时发生故障、此故障是每次还是偶尔在此重置测试期间发生?

    3) 3)您说
    >>初始化过程中缺少 uPP 时钟信号是否会导致与我们的问题类似的问题? (即不稳定的 DMA 传输)




    您能在这里详细说明一下吗、步骤2是否为您启用了通过 PSC 的模块时钟、但此时 FPGA 提供的发送时钟未开启? 您能否更改此选项以尝试是否有所不同?

    此致
    Mukul  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Karel
    由于没有活动、此线程被锁定。
    我将其标记为"TI 认为已解决"、以便更轻松地跟踪。
    我知道您在这里开始了一个新的主题
    e2e.ti.com/.../670687

    我们将继续与您合作、在新的论坛帖子上为其提供支持。

    此致
    Mukul