大家好、
我正在设计一个具有2个通过 超链接连接的 C6678 DSP 的板。
SRIO 用于连接到其他器件。
我有以下问题
- 超链接访问地址 大小高达256MB 、这是否意味着8个内核可以访问8个不同的段、每个段大小为256MB
- 什么是擦除链接的错误处理、任何重试过程?
- 什么是超链接通信的延迟?
- SRIO 第1代与 SRIO 第2代( 使用 SRIO 第2代时、与 SRIO 第1代相比、有效带宽增加了多少?)
请帮助
谢谢。
斯蒂芬
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我正在设计一个具有2个通过 超链接连接的 C6678 DSP 的板。
SRIO 用于连接到其他器件。
我有以下问题
请帮助
谢谢。
斯蒂芬
您好!
[引用]SRIO 第1代与 SRIO 第2代(使用 SRIO 第2代时、与 SRIO 第1代相比、有效带宽增加了多少?[/引用]
SRIO 第2代支持每通道高达5Gbaud 的传输速率、SRIO 第1代支持每通道高达3.25Gbaud 的传输速率、因此如果您连接 RapidIO 第1代和 RapidIO 第2代接口、则每通道的传输速率约为1.57Gbaud。
[报价]什么是超链接通信的延迟? [/报价]
此主题提供有关超链接通信延迟的信息:
e2e.ti.com/.../300286
e2e.ti.com/.../253039
[报价]什么是对擦除链接的错误处理、任何重试过程?
请参阅超级链接用户指南 www.ti.com/.../sprugw8c.pdf 的第1.4节功能方框图
它描述了以下内容:
"出口侧的 PLS 模块使用 GFP 32/33编码对 MAC 发送数据进行编码、添加九位纠错码 ECC)、然后在将数据发送到 SerDes 之前对数据进行扰频。 在入口侧、PLS 会将串行位流与36位符号边界对齐、识别同步代码、解扰数据、与 ECC 边界对齐、执行 ECC 校正、使用 GFP 33/32解码数据、并将生成的数据呈现给 MAC 接收器"
[引用]超链接访问地址大小高达256MB、这是否意味着8个内核可以访问8个不同的段、每个段大小为256MB
超链接是点对点通信。 每个内核都可以在不同的时间使用此超链接访问地址大小。
此致、
Yordan
您好,
感谢您的反馈、 在第一个问题中 、我想知道 SRIO 第1代和第2代的有效带宽。 而不是 SRIO 第1代和第2代的比特率差异
我发现有许多讲解员在讲解过程中谈到过
KeyStone II 器件的吞吐量性能指南
http://www.ti.com/lit/an/sprabk5b/sprabk5b.pdf
《TCI66x KeyStone 器件吞吐量性能指南》
http://www.ti.com/lit/an/sprabh2a/sprabh2a.pdf
《C66x KeyStone 器件吞吐量性能指南》
e2echina.ti.com/.../Throughput-Performance-Guide-for-C66x-KeyStone-Devices-_2800_Rev.-A_2900_.pdf
而 SRIO 吞吐量数据则有所不同,
使用 C6678 1GHz,这是一种适合参考的解决方案。
在不同的播放负载大小下、SL2、DDR3中的 SRIO 数据读取延迟是多少?
谢谢。
斯蒂芬