• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 0 订户
  • 视图 565 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA744：VIP 连接

admin
Guru**** 2611705 points
Other Parts Discussed in Thread: DRA714

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/655869/dra744-vip-connectiion

器件型号：DRA744
主题中讨论的其他器件： DRA714

我想使用多路复用器从 J6更改24位 Vout 源(vut2、vout3)、并使用 vin3a 接收回路测试。
除了数据引脚 D[0：23]、时钟、HSYNC。 Vsync 有一些不同之处、如下所示
VOUT2：Vout2_DE
VOUT3：无其他引脚
VIN3a：vin3a_de0、vin3a_fld0

问题
1.我能否 让 vin3a 在不使用 vin3a_fld0的情况下接收 VOUT2
2.我是否 可以让 vin3a 在没有 vin3a_de0和 vin3a_fld0的情况下接收 VOUT3

此致
Compal 硬件工程师
Scorpio
电子邮件：Scorpio_Ho@compal.com

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mickey、您好！

    我已将您的问题转交给 VIP 专家。

    此致、
    Yordan
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好
    我的团队正在进行原理图绘制、请尽快提供反馈
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mickey、您好！

    仅当具有隔行输入时才需要 FLD、如果 HSYNC 连接到 VIP 端口、则无需 DE 线路即可工作。

    Rgds、
    Brijesh
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Brujesh
    我同时具有 HSYNC 和 VSYNC、但 Vout2和 Vout3没有 fld 引脚。 是否有办法解决这个问题？ 我只想测试接口不是问题

    我需要提一个问题、我在数据表中看到了 Vout3焊球的描述、如下所示
    (1)当多路复用到映射到 VDDSHV6电源轨的焊球时、VOUT3接口仅限于在1.8V 模式下工作(即、
    VDDSHV6必须提供1.8V 电压)。 不支持3.3V 模式。 在引脚复用编程和中必须考虑这一点
    VDDSHVx 电源连接。
    例如、
    Vout3_clk、视频输出3时钟输出、P1/AF9 (1)
    这是否仅意味着球状引脚 AF9？
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mickey、您好！

    您能否查看最新的 DM？ 我看到该 AF9焊球支持1.8V 和3.3V 双电压。

    通常、HS/VS 信号应足够好以提供线路信号和帧信号、但这取决于接收器件。 从何处获取这些输出？ 如果接收器需要 DE、则需要 DE 输出信号。

    Rgds、
    Brijesh
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Brijesh
    SoC 安装在客户设计的 LGA 模块上、我必须设计固定装置。
    该模块同时具有 vout2、vout3和 vin3a 功能，我们希望通过环回连接对其进行测试。
    我需要上面提到的一些建议、客户已经定义了其他引脚。
    因此、我没有其他引脚可为 Vout2定义 DE、为 Vout2/Vout3定义 FLD。
    我只想确保视频接口正常。
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mickey、您好！

    因此、您需要尝试反向回送、即通过 Vout 发送一些数据并通过 VIN 进行捕获。 对吧？
    HS 和 Vs 控制信号(除数据和时钟信号外)足以让 VIN 捕获视频。 仅当需要对显示屏进行隔行扫描时才需要 FLD、只有当您要捕获活动视频时才需要 DE。 请与客户核实需要哪些信号。

    Rgds、
    Brijesh
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Brjesh
    您的解释正确。
    因此、我可以通过 D[0：23]、hs/vs 和时钟 DRA714 (Vout2)或 DRA744 (Vout2和 Vout3)将"RGB888"格式发送到 vin3a
    如果没有 DED 和 fld 作为环回、对吧？
    我使用2个 SN74CBTLV16292VR 作为开关来选择 Vout2/Vout3的 D[0：23]、它是12引脚/PC。
    其余3个引脚为 HSYNC、VSYNC 和 CLOCK、我能否选择另一个器件 TS3A27518EIRTWRQ1。
    选择不同的开关是否有任何影响？ 或者我需要添加第三个 SN74*？
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Mickey、您好！

    是的、HS/VS、D[0：23]、时钟线应该足够好。 但是、这实际上取决于您的显示要求。
    我将无法帮助选择硬件。 您可以联系当地的 TI FAE 来帮助您解决问题。

    此致、
    Brijesh
  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Brijesh
    您能 更详细地解释 fld 引脚的波形吗？
    也许我可以为它保留一个 GPIO、但我不会让它在一开始就工作。

  • 0
    TI__Guru**** 2611705 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Mickey、您好！

    对于隔行输出、整个帧被分成奇数和偶数行、然后先传输偶数行、再传输奇数行。 例如、前0、2、4、6…… 然后是1、3、5、7、9…… 线。 FLD 引脚指示发送的字段是包含奇数行还是偶数行。 因此、它在整个字段(即几乎一半的帧时间段)内保持活动或非活动状态。

    此致、

    Brijesh