This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6657:合适的 GPIO 引脚用于 NOR 闪存的高地址位?

Guru**** 2611705 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/656508/tms320c6657-proper-gpio-pins-to-use-for-upper-address-bits-of-nor-flash

器件型号:TMS320C6657

您好!

我有一个使用 C6657 DSP 的定制板。 有一个并行 NOR 闪存被连接至 EMIF 总线。 我的闪存有27个地址引脚(2G x 16)、但是 DSP EMIF 总线似乎 只有24位可用的本机地址引脚(EMIFA00 - EMIFA23)。 我将上面三个闪存地址引脚连接 到 UARTRTS_GPIO23、UARRXD1_GPIO24、UARTTXD1_GPIO25 I/O 引脚。

遗憾的是、我没有向这些 GPIO 引脚添加任何拉电阻器、其中一个在引导时看起来会变得很高(需要全部三个低电平)、因此读取了不正确的位置。

我需要上部三个地址引脚才能工作:在下一个电路板旋转时、我有两个选项。 在这些 GPIO 线路上添加下拉电阻器、但保持引脚位置不变。 或者、添加下拉电阻器、并将上三个地址线更改为 DSP 上的不同 GPIO 引脚。 是否有 GPIO 引脚在引导时保证为低电平?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Trevor:
    需要强调两个问题。 首先是使用外部拉电阻器。 内部拉电阻器设计用于将未连接的引脚保持在已知状态。 如果电路板上存在任何连接或迹线、我们建议在引脚未被驱动时使用一个稳定状态时使用一个外部下拉电阻器。 基于此、在复位时不保证引脚为低电平、您应该计划包括外部下拉电阻器。
    其次、GPIO 状态不是共享引脚上的默认状态。 在复位释放时、您选择的引脚将连接到 UART IP、并且在对引脚控制寄存器进行编程之前不会成为 GPIO。 最好选择在复位状态下有效且包含外部下拉电阻器的 IP 用作输入的信号。 例如、与 UARTCTS、UARTCTS1、UARRXD、UARRXD1、SPIDIN、 TIMI0和 TIMI1。
    此致、Bill
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Bill、感谢您提供的信息和建议。

    这一切都是有道理的。 我将确保添加下拉电阻、并使用上述输入(UARTCTS、UARTCTS1、UARRXD、UARRXD1、SPIDIN、 TIMI0和 TIMI1)。

    再次感谢你。