[参考译文] AM3352：McASP 主时钟配置

admin

Other Parts Discussed in Thread: TLV320AIC3106

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/666069/am3352-mcasp-master-clock-configuration

器件型号：AM3352
主题中讨论的其他器件：TLV320AIC3106

您好！

我之前在数据转换器论坛中提出了一个 TT、以了解有关将 AM335x 与 TDM 拓扑中的某些 TLV320AIC3106编解码器进行连接的详细信息(e2e.ti.com/.../2443731)。我想确认 AM335x 是否可以控制所需的位和帧时钟、而无需使用外部高速主时钟(AHCLKX)。我们在8 kHz/16位时、每个方向需要多达6个时隙。

虽然 TLV320AIC3106似乎只关心帧时序、位偏移和时隙宽度、但读取 AM335x 时、它似乎是 a) XCLK 将需要是内部24MHz AUXCLK 的积分除法、和 b)帧时序仅可配置为时隙的倍数、而不可配置位时钟。也就是说、不可能以768kbps 的倍数生成位时钟、也不可能支持部分时隙？

也就是说、在我们更新设计以提供适当的 AHCLKX (例如、根据 BBB 设计)或让其中一个编解码器控制时序之前、我想确认没有任何明显的缺失。

此致、

Paul

8 年多前

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

工厂团队已收到通知。他们将在这里作出回应。

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Paul：

我想你把它钉在了。

XCLK 只能整数除以 AUXCLK。
因此、使用24MHz AUXCLK 时、您不能均匀分频以获得768k (或任何其他允许6个以上 TDM 插槽、频率为8kHz/16位的 BCLK)

您可以更改为 AUXCLK、768kHz 的外部驱动 ACLKX (BCLK)或为 AHCLK 提供时钟的输入时钟、该时钟可以整数除以获得768k。

McASP 不支持部分时隙。 McBSP 具有一些有趣的双相组帧、其中字长可以是每个相位中的可变长度。但 AM335x 上没有 McBSP。

希望这对您有所帮助(很抱歉耽误您的时间)、
标记

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mark、您好！

非常感谢您的回答。

理解、在这种情况下、我想我们将添加一个具有适当比率的外部时钟、该时钟可以驱动 AHCLK 和 TLV320AIC3106主时钟(用于无 PLL 的情况)。

此致、

Paul

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM3352：McASP 主时钟配置