• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 220 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 66AK2H12：Rev 3.1器件的 DDR 冻结问题

admin
Guru**** 2933120 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/662492/66ak2h12-ddr-freeze-issues-with-rev-3-1-silicon

器件型号：66AK2H12

代表现场团队发布。  

客户在其用于 K2H 的基于 PG3.1/ Rev D 芯片的新电路板上看到 DDR 冻结问题。  

根据他们对 K2H PG2.1 (修订版 B)的验证、DQS 的1步获取延迟约等于12ps。

并且、PG3.1 (修订版 D)上的1步等于大约10ps。

 以上结果的原因是什么？

每个步骤的 DQS 选通延迟已从 PG2.1 (修订版 B)更改为 PG3.1 (修订版 D)？

  或

它是由晶圆批次分布引起的吗？

  • 0
    TI__Guru**** 2933120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    TI 团队的初始响应

    这仅仅是由于晶圆批次分布。 引用的步长延迟是 DLL 步长。 这因工艺强度而异。 它并不像我们在前一代 KeyStone 中所做的那样固定在时钟周期的特定部分。 DLL 步长变化不表示报告的 DDR 冻结有问题或原因。

    我们需要更多信息来帮助解决该问题
    详细说明
    2.发生频率？
    3.在一个或多个平台上发生？
    4.构建并测试了多少个电路板？
    5.有多少电路板发生故障？
    6.它们是否每次都失败？

    此致
    Mukul
  • 0
    TI__Guru**** 2933120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Mukul、

    我想确认一点、同时从客户那里获得有关您问题的反馈。
    TI 提供了多少与 DLL 步长相关的步长延迟最小值/最大值？

    此致、
    Haruko。
  • 0
    TI__Guru**** 2933120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Haruko、

    DLL 步长不是特征参数。  我无法对其变化提供精确的限制。  已知它会根据电压、硅工艺强度和温度而变化。  这还意味着器件启动后、它将因 VT (电压和/或温度)变化而变化。 该器件包含 VT 漂移补偿逻辑、可调节每个延迟线、从而在芯片工作期间随着电压和温度的变化保持恒定的延时时间。

    Tom

  • 0
    TI__Guru**** 2933120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Haruko、

    我们已经看到4个星期没有答复。  是否可以关闭此主题？

    Tom

  • 0
    TI__Guru**** 2933120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    好的、当我有其他问题时、我将创建一个新问题。

    非常感谢！

    Haruko。