请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM4377 大家好、
我的客户正在使用 AM4377 + FPGA 设计一个项目。
他们正在考虑使用 FPGA 为 AM4377生成24MHz 作为主 OSC 输入源。
但是、发现 FPGA 只能提供@ 3.3V 的时钟源。
但是、当检查 AM4377的数据表时、 OSC0_IN 引脚属于 VDDS_OSC、根据数据表5.1的绝对最大额定值、 VDDS_OSC 的最大值为2.1V。 那么、这是否意味着我们只能将1.8V 用于主 OSC 输入？
