[参考译文] 66AK2G12：我们能否以低于600MHz 的频率运行？ (我们需要较低的功率设置)

您好 Brian、

团队将收到通知。 他们将直接在此处发布反馈。

BR
Tsvetolin Shulev

您好 Brian、
功耗估算工具包括各种 PLL 的多种设置。 我知道该器件已经在这些频率下进行了测试、但我没有其他相关信息。 无论如何、显示的频率是我们唯一拥有功率信息的频率。
据我所知、DSP 不能完全禁用、但我正在与设计团队进行联系。 您是否正在尝试在没有 DDR 的情况下运行 K2G、或者您是否正在尝试暂时将 DDR 置于较低功耗模式？
将 CVDD 和 CVDD1分开不会影响器件使用的电源。 PMIC 旨在为 CVDD 和 CVDD1提供不同的电压、但 SoC 中尚未实现这些电压。

请注意、降低主 PLL 和 ARM PLL 的频率确实节省了一些功耗、但不会太大。 根据功耗估算电子表格、在一般情况下、将主 PLL 设置为400MHz、将 ARM PLL 设置为200MHz 只会导致功耗降低约280mW。 在这一过程级别、大部分功率是泄漏功率、较小的部分是动态功率。 降低时钟速度只会影响动态功率。

此致、Bill