Other Parts Discussed in Thread: AM5728
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM5728 Thread 中讨论的其他器件： SysConfig
工具/软件：TI-RTOS
您好！
PCIe 上存在一些问题。
客户将 FPGA 连接到 AM5728上2个 PCIe 端口(#0和#1)中的端口1 、并且 DSP 和 FPGA 之间进行通信。
他们使用删除了用于端口0的 PCIe 端口#0源代码、因此 PCIe 端口#1上存在链路问题。
下面我有一些问题。
1.在 AM5728上激活 PCIe #0时、PCIe #1通信是否可用？
(我想知道当主 PCIe 端口被激活时、其他端口通信就像 ARM 内核一样可用。)
2. PCIe 端口#0源代码是否按如下方式正确删除？
>从资源表中删除了 DSP_PCIESPACE_SS1区域和 DSP_PCIEREG_SS1区域。
>从 pcieSerdesCfg 函数中删除了以下函数。
(PlatformPCIESS1ClockEnable、PlatformPCIESS1PllConfig、PlatformPCIESS1CtrlConfig、PlatformPCIESS1Reset、PlatformPCIESS1PhyConfig)
3.是否提供 PCIe 数据包扩展？
>一次只传输4字节的 PCIe 数据包数据、是否可以扩展或更改数据包数据？
我附上了如下日志。
PCIe 端口#0被移除且端口#1上出现链接问题时的日志。 网址：e2e.ti.com/.../PCIe1port_5F00_LinkERR.TXT
端口#0被激活且端口#1被链接时的日志。 网址：e2e.ti.com/.../PCIe1port_5F00_LinkOK.TXT
