Other Parts Discussed in Thread: AM3358
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM3358 你好、
我们正在进行使用 AM3358的定制电路板设计、 我们必须在启动后使用 EMU0/1引脚作为 GPIO 引脚。 我们必须分配 EMU0引脚来监控另一个芯片的编程状态、该芯片被驱动为低电平、直到该芯片的编程完成、这在系统上电几秒钟后发生。
我们知道 勘误表建议1.0.36以及在 POR 期间需要在两个 EMU0/1引脚上提供上拉电阻器。
我们的加电逻辑严格基于 BeagleBone Black 的功能( https://github.com/beagleboard/beaglebone-black/blob/master/BBB_SCH.pdf?raw=true 的表3)
勘误表指出："如果 EMU[1：0]端子配置为作为 GPIO 运行、则产品设计应确保这些端子可在 WARMRSTn 下降沿之后的190ns 内被拉至有效的高逻辑电平。"
在 WMRSTn 为 nRESETIN_OUT 的情况下、查看"图8-20. TRM 的 PORZ"、 我们不清楚从 WARMRSTn 的下降沿开始将 EMU0/1上拉至少190ns 的要求如何转换为初始上电、其中 nRESETIN_OUT 似乎只是从低电平变为高电平、并且没有下降沿 以供参考。 (WARMRSTn 的下降沿是否只是对开始复位序列的某些内部状态的引用？)
因此 、问题是：如果通过使用开关、我们确保在初始上电期间 EMU0/1在 nRESETIN_OUT 处于低电平期间被上拉为高电平(如所附图的红色所示)、是否满足 勘误要求？
感谢你能抽出时间并提供帮助。
