请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TDA4VM 主题中讨论的其他器件： DRA821
DDR 由 R5 SPL/SBL 配置。 是否有办法在运行时从 Linux 检查 DDR 的频率？
通过使用 Linux 用户空间中的 k3conf 应用程序、可以在 Linux/QNX 的运行时确定 DDR 频率。
对于 J721e/TDA4VM、以下命令将提供 DDR_PLL 时钟频率：
k3conf 转储时钟47
|------------------------------------------------------------------ |
|器件 ID |时钟 ID |时钟名称|状态|时钟频率|
|------------------------------------------------------------------ |
| 47 | 0 | DEV_DDR0_DDRSS_VBUS_CLK | CLK_State_Ready | 1000000000 |
| 47 | 1 | DEV_DDR0_PLL_CTRL_CLK | CLK_State_ready | 500000000 |
| 47 | 2 | DEV_DDR0_DDRSS_DDR_PLL_CLK | CLK_State_Ready | 1066500000 |
| 47 | 3 | DEV_DDR0_DDRSS_CFG_CLK | CLK_State_Ready | 125000000 |
| 47 | 4 | DEV_DDR0_DDRSS_IO_CK_N | CLK_State_ready | 0 |
| 47 | 5 | DEV_DDR0_DDRSS_IO_CK | CLK_State_Ready | 0 |
|------------------------------------------------------------------ |
编号47是 DDR 的器件 ID、如 https://software-dl.ti.com/tisci/esd/latest/5_soc_doc/j721e/devices.html 所示
从输出中、我们得到 DDR_PLL_CLK 频率-列表中的 clock_ID 2。
| 47 | 2 | DEV_DDR0_DDRSS_DDR_PLL_CLK | CLK_State_Ready | 1066500000 |
以上频率为 1066500000 Hz。
DDR 的频率为 1066500000 * 4 = 4266MTS (兆次传输/秒)。
类似地、对于 DRA821： https://software-dl.ti.com/tisci/esd/latest/5_soc_doc/j7200/devices.html 
DDR 的 DEVICE_ID 为8。 因此、命令将为：
k3conf 转储时钟 8.
同样、对于其他 TDA4类器件、可以使用上述方法。
此致、
基尔西
