[参考译文] TDA4VM-Q1：具有 MT53E1G32D2FW-046 AUT：B DDR 验证的 TDA4VM-Q1

尊敬的 TI 团队：

是否有以上更新？

此致、

Chitanya

尊敬的 TI 团队：

总结上面的问题陈述。

1.使用 DDR 配置电子表格工具并根据新的 DDR 数据表更新值(时序信息)

2.生成了 DDR 配置文件并更新了固件

使用生成的配置、我们能够成功刷写和引导我们的定制板

上面的问题是 DDR 功能行为的一个基本问题、我们看到在空闲模式下、DQ 应该为高电平-->低电平、但在 DDR 波形捕获中、我们看到从低电平到高电平。 如果需要更新或更改任何 DDR 控制器配置、则希望与 TI 团队一起验证 DDR 配置。

此致、

Chiatanya

尊敬的 Kevin：

感谢您的反馈。

我们尚未修改电子表格中的任何设置、但"DDR Density (per channel)"除外、因为我们的新 DDR 器件是每个通道16GB 的双芯片。

您认为是否需要修改电子表格中使用的终止设置？ 因为数据信号没有主动地端接至接地？ 请提供建议。

此致、

Chitanya