• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 627 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6678：未使用的超链接串行器/解串器接口引脚要求

admin
Guru**** 2589280 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/589035/tms320c6678-unused-hyperlink-serdes-interface-pin-requirement

器件型号：TMS320C6678
当不使用整个超链接外设时、所有超链接串行器/解串器接口引脚(MCMRXNx、MCMRXPx、MCMTXNx、MCMTXPx)是否都可以悬空？
"KeyStone 器件硬件设计指南(修订版 C)"(SPRABI2C)上的"6.2.5未使用超链接引脚要求"似乎没有提及超链接 SerDes 接口引脚。
"所有超链接时钟和数据引脚(MCMRXFLCLK、MCMRXFLDAT、
 MCMTXFLCLK、MCMTXFLDAT、MCMRXPMCLK、MCMRXPMDAT、
 MCMTXPMCLK、MCMTXPMDAT)可在整个超链接时保持悬空
 未使用外设。 每个未使用的超链接时钟和数据引脚将被拉低
 内部下拉电阻器来使用时。
"
我认为所有超链接串行器/解串器接口引脚都可以保持悬空、因为这些差分输入都通过50欧姆电阻器在内部端接至公共点。
应用报告《KeyStone I 器件串行器/解串器实施指南》(文献编号：SPRABC1)中的"8.2.2接收器终端"介绍了：
"rxpi 和 rxni 差分输入均在内部端接至公共点
 通过50？？电阻器、即100？？差分端接。 该术语值应为
 设为001：所有用例的通用点设为0.7 VDDT。 公共点设置为
 0.7 VDDT 是所有交流耦合系统的推荐配置。
"
此致、
Daisuke
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！
    当不使用整个超链接外设时、所有超链接串行器/解串器接口引脚(MCMRXNx、MCMRXPx、MCMTXNx、MCMTXPx)是否都可以悬空？
    "KeyStone 器件硬件设计指南(修订版 C)"(SPRABI2C)中的"6.2.5未使用超链接引脚要求"介绍了：
    "如果使用部分通道数量(两个而不是四个)、则使用全部时钟和
     必须连接数据引脚。 可以保留未使用的通道(发送和接收)
     悬空。  
    "
    它没有描述不使用整个超链接外设的时间要求。
    请尽快给我一个答案。 如果您能及时回复、我们将不胜感激。
    此致、
    Daisuke
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Daisuke、

    硬件设计指南明确指出：

     "所有超链接时钟和数据引脚(MCMRXFLCLK、MCMRXFLDAT、MCMTXFLCLK、MCMTXFLDAT、MCMRXPMCLK、 MCMRXPMDAT、

    MCMTXPMCLK、MCMTXPMDAT)可在不使用整个超链接外设时保持悬空。 当不使用时、每个未使用的超链接时钟和数据引脚将通过内部下拉电阻器被拉至低电平。 "

    "如果未使用超链接接口、则应在 MMR 中禁用外设。"

    '如果不需要超链接接口、超链接稳压器电源引脚(VDDR1_MCM)仍必须通过相应的电源轨连接到正确的电源轨

    去耦电容。  当不使用此接口时、不需要 EMI/噪声滤波器。"  

    '如果未使用、主超链接时钟输入必须按照第3.3节、图13所示进行配置。 上拉电阻必须连接到 CVDD 内核电源。"  

    因此、要回答您的问题、如果您不使用整个超链接、则应在启用内部下拉电阻的情况下使所有时钟和数据引脚保持未连接状态。 仍应连接电源。 必须按照硬件设计指南中的说明配置时钟。  


    此致、  
    Yordan

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Yordan-San、您好！
    感谢你的答复。
    我想知道串行器/解串器接口引脚、而不是边带信号的时钟和数据引脚。
    每个时钟和数据引脚(MCMRXFLCLK、MCMRXFLDAT、MCMTXFLCLK、MCMTXFLDAT、MCMRXPMCLK、 MCMRXPMDAT、MCMTXPMCLK、MCMTXPMDAT)的边带信号为 LVCMOS 缓冲器、但每个 SerDes 接口引脚(MCMRXNx、MCMRXPx、MCMTXNx、MCMTXPx)都是 CML 缓冲器。
    当不使用整个超链接外设时、所有超链接串行器/解串器接口引脚(MCMRXNx、MCMRXPx、MCMTXNx、MCMTXPx)是否都可以悬空？
    此致、
    Daisuke
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    让我看看这个、然后回来。

    此致、
    Yordan
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Yordan-San、您好！
    感谢您的合作。
    请尽快给我一个答案。 如果您能及时回复、我们将不胜感激。
    此致、
    Daisuke
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Yordan-San、您好！
    对于所有其他串行器/解串器接口(SGMII、SRIO、PCIe)、" KeyStone 器件硬件设计指南(修订版 C)"(SPRABI2C)介绍了这些引脚必须保持悬空。
    我认为超链接 SerDes 接口引脚(MCMRXNx、MCMRXPx、MCMTXNx、MCMTXPx)必须保持悬空。
    此致、
    Daisuke
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Daisuke、

    很抱歉耽误你的回答。

    [引用]对于所有其他串行器/解串器接口(SGMII、SRIO、PCIe)、" KeyStone 器件硬件设计指南(修订版 C)"(SPRABI2C)介绍了这些引脚必须保持悬空。
    是的、正确。

    此致、
    Yordan
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Yordan-San、您好！
    感谢你的答复。
    此致、
    Daisuke