请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320DM6467T 我正在为处理器"TMS320DM6467TCUTD1"执行 DDRx 批处理仿真、该处理器与 DDR2 "MT47H64M16HR-25IT：H"连接、数据速率为792MT/s 在创建 DDRx 控制器时序模型时、某些数据 无法在数据表中找到。
所需数据：
从 CK 下降到 Addr/Cmd/CTL 的输出延迟偏斜(最大值和最小值)
在一个上升时钟边沿上、地址和命令信号被计时到 DRAM 中。 因此、控制器通常输出这些与下降时钟边沿大致对齐的信号。 参考图像如下所示。