• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 317 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] OMAP3530：DSS_PCLK 阶段

admin
Guru**** 2595800 points
Other Parts Discussed in Thread: OMAP3530

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/586626/omap3530-dss_pclk-phase

Thread 中讨论的其他器件：OMAP3530

您好！

如何根据数据更改 DSS_PCLK 上的相位？ 数据在我的视频编码器所需的 DSS_PCLK 的另一个边沿发生变化。

  • 0
    TI__Guru**** 2595800 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    这是一个传统器件、不再受支持。 但是、我有一位来自 OMAP3论坛支持团队的人员来了解这一点。

    此致、
    Yordan
  • 0
    TI__Guru**** 2595800 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Jim、

    您可以通过 DSI_CTRL 寄存器 VP_CLK_POL 字段配置像素时钟极性。
    0x0：DSI 协议引擎模块在像素时钟下降沿捕获 VP 上的数据。 连接到 VP 的模块必须在像素时钟上升沿驱动数据。
    0x1：DSI 协议引擎模块在像素时钟上升沿捕获 VP 上的数据。 连接到 VP 的模块必须在像素时钟下降沿驱动数据。
    有关更多详细信息、请参阅 OMAP3530 TRM 表15-393。

    BR
    Tsvetolin Shulev
  • 0
    TI__Guru**** 2595800 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢你。 我们将对其进行拍摄。
  • 0
    TI__Guru**** 2595800 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Cvetolin：

    我实际上有兴趣对视频输出信号的 DSS_PCLK 进行反相。 VP_CLK_POL 用于接收器/摄像头、我需要将 DSS_PCLK 反相以进行外部。

    此致- Robert