This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM4379:DDR 地址线路噪声

Guru**** 2587345 points
Other Parts Discussed in Thread: TMDXSK437X

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/619986/am4379-ddr-address-line-noise

器件型号:AM4379
主题中讨论的其他器件:TMDXSK437X

您好!

我在 TMDXSK437X 中看到了 DDR_A0 (N1)线路上的噪声。
由于它的噪声也可以在我们的目标板中看到、我们认为 AM437x 输出了噪声。

a) AM437x DDR 控制器在 A0线路上可能产生输出噪声。 是否为已知问题?

b)我们在目标板上遇到读/写错误。 为了避免这种情况、我们考虑将端接电阻值从50欧姆更改为100欧姆。
您认为它的解决方法是否可能遇到任何其他问题?
因为数据表将 Zo 指定为典型值50欧姆、最大值为75欧姆。

c)您能否推荐不带终端稳压器的 DDR3L 设计? 这是我们避免读/写错误的另一种权变措施。


此致、RY

DDR_A0 (N1)线路噪声 n TMDXSK437X

AM437x 数据表指定 Zo 为典型值为50欧姆、最大值为75欧姆

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    a)否、这不是已知问题。 这可能是由于您使用不正确的探头测量信号而导致的。 应使用低电容 FET 探针测量 DDR 信号。
    b)端接电阻器应为50Ohm。
    C) AM437x 没有此类参考设计。

    请检查您的存储器是否已根据以下文档进行配置: www.ti.com/.../sprac70.pdf
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Biser、

    感谢您的评论!
    我将检查 AM437x 在其他电路板上是否没有问题。
    那么、当我完成后、我将返回。

    此致、RY
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    - TMDXSK437X 板不在 Addr/Ctrl 线路上使用并行端接。 它为 Addr/Ctrl 行的 DDR 接口使用平衡的 T 拓扑。 因此、我不清楚您是指 TI 板上的端接电阻器还是您的板上的端接电阻器

    -您的实现是否在 Addr/Ctrl 行上使用并行端接(VTT)端接? 如果是、这将是与上述 TI SK 电路板不同的实现方式

    -关于您测量的噪声、您测量的位置不清楚-靠近 DRAM 或处理器? 测量结果如 TI 电路板上所示。 该测量值如何与您的电路板匹配。 我无法在您的电路板上看到该噪声与 TI 电路板之间的相关性

    -您测量的噪声小于200mV、这完全在 DRAM 的 Addr/Ctrl 行的 VIH (min)范围内。 这是否与您在电路板上测量的噪声水平相同? 如果小于200mV、则不应成为读取/写入错误的来源

    -您是如何到达 Addr/Ctrl 行上的噪声的,这是读/写错误的来源? 您是否验证了所有 DDR 设置和配置是否正常?

    -如果不评估实际问题,将终端电阻器更改为100欧姆可能无法解决问题

    此致、Siva
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。


    您好、Siva。
    感谢您的回答。


    [引用 user="sivak"]- TMDXSK437X 板在 Addr/Ctrl 行上不使用并行端接。 它为 Addr/Ctrl 行的 DDR 接口使用平衡的 T 拓扑。 因此、我不清楚您是指 TI 板上的端接电阻器还是您的板上的端接电阻器
    [/报价]

    谢谢。 我们正在参考客户的目标板。


    [引用 user="sivak"]-您的实现是否在 Addr/Ctrl 行上使用并行端接(VTT)端接? 如果是、这将是与上述 TI SK 电路板不同的实现方式
    [/报价]

    是的。
    我有疑问。
    您不建议将并行端接(VTT)与 AM437x 和 DDR3L 搭配使用?


    [引用 user="sivak"]-关于您测量的噪声、您测量的位置不清楚-靠近 DRAM 或处理器? 测量结果如 TI 电路板上所示。 该测量值如何与您的电路板匹配。 我无法在您的电路板上看到该噪声与 TI 电路板之间的相关性
    [/报价]

    我们可以在目标板和 SK 上看到噪声。
    测量点是 SK 上靠近处理器的 R107。


    [引用 user="sivak"]-您测量的噪声小于200mV、这完全在 DRAM 的 Addr/Ctrl 行的 VIH (min)范围内。 这是否与您在电路板上测量的噪声水平相同? 如果小于200mV、则不应成为读取/写入错误的来源
    [/报价]

    我同意你的意见。
    感谢您的评论。
    我会向客户核实。


    sivak 说:
    -您是如何到达 Addr/Ctrl 行上的噪声的、这是读/写错误的根源? 您是否验证了所有 DDR 设置和配置是否正常?
    [/报价]

    我们可以看到以下错误:

    当写入地址0x80000000时、地址0x800004上的值发生变化。
    当写入地址0x800004时、地址0x800008上的值发生变化。
    当写入地址0x800008时、地址0x8000000C 上的值发生变化。
    当写入地址0x800000000C 时、没有变化。

    我们已经验证了 DDR 寄存器。 一个示例。
    由于 SK 可以使用与目标板相同的配置、我们认为我们的 DDR 设置是可以的。


    [引用 user="sivak"]-如果不评估实际问题、将端接电阻器更改为100欧姆可能无法解决问题
    [/报价]

    我们使用50欧姆作为并联终端电阻器。
    它在数据表中被指定为 Zo。 有问题吗?

    SPRS851D (P180)表5-53。 PCB 堆叠规格


    此致、
    Ryutaro Yoshida

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoshida-San

    1、 好的。 感谢您的澄清。 因此、客户电路板使用 VTT 终端。 对吧?  那么、我不确定您为什么要与 TI SK 电路板进行比较。 您能否澄清为何要与 SK 电路板进行比较?

    2我不建议移除 VTT 终端。 我想澄清一下、TI SK 电路板使用不同的拓扑。 如果您正在寻找具有 VTT 终端的 TI 电路板、TI GP EVM 将使用 VTT 终端。 AM437x 数据表中列出了所有支持的存储器配置和拓扑。 请参阅第5.13.8.2节、其中详细介绍了 DDR3实现

    3为了再次迭代、您测量的噪声<200mV 应远低于 DRAM 器件的 VIH (min)。 因此、我怀疑您测量的地址线上的噪声是否是 这里的真正问题

    #4 您能更具体地帮助 说明失败签名-写入0x8000000的值是否出现在0x800004上、或者0x800004上的更改是随机的?  我强烈建议您查看 DDR 配置。 请使用此工具获取正确的设置-  www.ti.com/lit/an/sprac70/sprac70.pdf。 请分享该工具的结果和您的配置、以便我们了解并评论更多内容

    #5如果您的 Z0为50欧姆、我在使用50欧姆作为并联端接电阻器时不会遇到问题

    正如我之前提到的、请确保您执行以下操作:

    -确保按照数据表中的要求实施布局

    -验证 EMIF 配置和设置。 您可以为此使用我上面提到的 EMIF 工具

    以上两项都完成后、让我们再回顾一下。 如果您有任何其他问题、请告诉我

    此致、Siva

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Siva、

    非常感谢您的建议。
    我们无法附上客户的详细信息、因为它必须用作 NDA 信息。
    因此 TI 日本当地员工会将其发送给您。

    此致、RY