This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3357:DDR2时序要求

Guru**** 2563610 points
Other Parts Discussed in Thread: AM3357

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/620728/am3357-ddr2-timing-requirements

器件型号:AM3357

尊敬的 Sirs:

为了验证 DDR2接口的时序、我需要有关 AM335x 的 DDR2-EMIF 的信息。

是否有规格信息?
 ("SE"代表单端信号、"DIFF"代表差分信号)


1) 1) seDQsignal 和扩散 DQS 的输入
 我计划测量 AM3357处 seDQ 信号的时序、以验证 seDQ 是否满足 AM3357输入级的要求。

 1-1)来自差分 DQS 的 seDQ 输入建立/保持时间。
 1-2)来自扩散的 seDQ 输入建立/保持时间(如果需要)。
 1-3)来自扩散的差分 DQS 输入建立/保持时间(如果需要)。


2) 2) AM3357输出规格
 设置由于 AM3357在 DDR2-SDRAM 上的计时受到贬低而产生的裕度。

 2-1)扩散 DQS 输出访问时间。
 2-2)来自差分 DQS 的 seDQ 输出访问时间。
 2-3) seAddress/Command 输出从 DLOCK 访问的时间。

此致、

Hiroshi Takakura

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    AM335x 数据表修订版 J 第7.7.2.2节提供了所有可用信息。 对于 EMIF 配置、应遵循以下 wiki: processors.wiki.ti.com/.../AM335x_EMIF_Configuration_tips

    没有其他可用信息。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!


    感谢你的答复。
    很抱歉、我的回复太晚了。

    我知道您提供的信息。 但是、我想使用实际测量值(时序)进行验证。


     我还有其他问题。

    根据数据表的表7-55、数据字节(DQS0和 DQ0"和 DQS1和 DQ1"网类别)之间不需要进行偏差匹配。
    此外、没有提到 CK 和 DQSS 之间的偏差匹配。

    因此、在某些情况下、"CK 和 ADDR_CTRL"、"DQS0和 DQ0"和"DQS1和 DQ1"网类别之间存在较大的偏差不匹配。

    我知道有几个寄存器用于补偿"CK 和 ADDR_CTRL"与"DQSx 和 DQx"网类别之间的偏差匹配错误。 例如、DATAx_PHY_RD DQS_SLAVE_RA比 等。
    但是、"Ratio Seed Spreadsheet.xlsx"计算 Byte0和 Byte1的平均补偿值。

    和"DDR PHY 寄存器用于 DDR2和 LPDDR (mDDR)"子句中的内容
     "对于 CMDx、x 为0、1、2、如上所述。 对于 DATAx、x 为0或1、如上所述。 在所有情况下、为宏的每次迭代编程相同的值。"
    因此、如果"DQS0和 DQ0"和"DQS1和 DQ1"网类别之间存在较大的偏差不匹配、则每个网类别的补偿可能不够。

    因此、我认为可能需要在"DQS0和 DQS0和"DQ1"网类别之间存在偏差匹配错误。 是否有一些信息或意见?


    最好的酒店

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Hiroshi-San

    我们不会在 DDR 接口上提供任何时序信息。 请阅读 AM335x 数据表的 DDR 布局部分。 如前所述、有布局要求可确保满足 DDR 时序要求。

    对于 DDR3、不需要 DQS0、DQS1和 CK 长度匹配。 SW 调平程序可补偿这种长度不匹配的情况。 由于以下原因、我们发现使用平均长度的 AM335x 符合性能要求:
    16位接口
    -最大 布线长度限制长度
    -最大 频率为400MHz、即1.25ns 的 tDQSCK (+/-625ps)

    如果您还有任何其他问题、请告诉我

    此致、Siva