请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM3352 您好！
一位客户注意到、为了将复位脉冲扩展 到 DDR 器件的低电平、需要插入一个延迟。 客户目前使用的是40ms、这适用于大多数电路板、但某些具有不同存储器供应商的电路板需要60ms。 我们正试图根本原因。
我正在尝试解决 TI 官方的回答是否正确
[]复位低电平脉冲持续时间
[]复位高电平至 CKE 时序(JEDEC 需要600us)
下面是有关600us 的更不确定的主题。 在讨论的一些 u-boot 补丁中、我看到了该主题、但官方 TI u-boot 2016.05似乎未实现 CKE 延迟复位。
复位至 CKE
以2016.05的 U-boot 代码为例
基于我们在 AM335x 方面的广泛设计经验、需要插入哪些延迟才能符合 JEDEC 标准并确保所有 DDR 供应商都能保持稳定？
必须延长复位低电平脉冲的根本原因是什么？
谢谢、
－Gunter
