• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 4 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 49 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5728：PCIe 布局

admin
Guru**** 1650010 points
Other Parts Discussed in Thread: CDCM9102, AM5728
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/628804/am5728-pcie-layout

器件型号：AM5728
主题中讨论的其他器件：CDCM9102、

您好！  

我想知道如何在 AM5728上实现 PCIe 布局。 根据前面与工程师的讨论、我知道我们必须使用 CDCM9102 100MHz 时钟发生器为 AM5728和器件创建时钟。 我的问题是如何路由它？ 如果从器件到 AM5728的数据线为 X 长度、则时钟长度应为多少？

随附的图像描述了我要问的问题。  

此致、

Kevin

  • 0
    TI__Guru**** 1650010 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您可以在 AM572x 数据表 SR2.0修订版 C 的第8.3和8.7节中找到设计建议。此外，您还可以使用 AM572x GP EVM 板布局文件作为参考： "="">">www.ti.com/.../TMDSEVM572X 文档

  • 0
    TI__Guru**** 1650010 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    无需匹配时钟和数据长度。  虽然并不重要、但我建议大致匹配从时钟发生器到 SoC 的两个时钟迹线的长度。  这将最大程度地减小 SoC 之间的抖动相位差。

  • 0
    TI__Guru**** 1650010 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Biser、  

    当您希望匹配两个时钟布线的长度时、您是说 PCIe_CLOCK1 = PCIe_CLOCK2 = DATA？

    或者、您是说 PCIe_CLOCK1 + PCIe_CLOCK2 =数据？

    谢谢、

    Kevin

  • 0
    TI__Guru**** 1650010 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    PCIe_CLOCK1 = PCIe_CLOCK2

    无需将数据长度与时钟长度匹配。 此外、上述时钟匹配建议不是必需的、但在某些情况下可能会有所帮助。