This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C5517:如何连接保留的引脚

Guru**** 2551110 points
Other Parts Discussed in Thread: TMS320C5517

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/614889/tms320c5517-how-to-connect-the-reserved-pins

器件型号:TMS320C5517

大家好

我们正在使用 TMS320C5517开发系统。

使用引脚多路复用、我们需要设置 EBSR PPMODE = 010 (模式2)。 (TRM 表1-53)

在此模式下、所有 SPI 引脚都"保留"。

我能否将保留引脚连接到 GND 或 DVDD。

令人困惑的是、"保留"是指"输入"/"输出"/"Hi-Z"。

请告诉我如何处理这些保留的引脚。

BR、

马萨

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Massa、

    我已将此内容转发给硬件设计专家。 他们的反馈应发布在此处。

    BR
    Tsvetolin Shulev
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    哦、谢谢您、

    BR
    马萨
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我正在与 Massa 合作。
    我们何时能得到您的答案?
    由于我们的开发计划被推迟、我们很快就需要您的答案。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Massa-San、

    当处于 PPMODE 2 (010)时、所有"保留"引脚都被引脚多路复用为 UHPI。 由于 UHPI 在 PPMODE0之外不可用、因此这些引脚被"保留"。

    最好的计划是软件复位 HPI 外设、然后保持其寄存器不变并进行时钟门控。 按照下面的建议连接引脚。 内部下拉也可用作应用的弱端接(参见下文)

    此外、EBSR 复位为 MODE1、以避免使用 SPI 的任何引导模式或可能尝试访问 SPI 的轮询引导模式。

    n3 UHPI_HINT PUDINHIBR7 (1C50h)位12 IPD、在复位时被禁用、此引脚为高阻态
    当 UHPI 处于 ZPOR 复位状态或 HPIENA=0时。 否则输出高电平、直到向 UHPIC 寄存器的 HINT 位写入1、建议连接或拉至 VDDIO、使 IPD 保持禁用状态、并避免向 UHPICL 的 HINT 位写入1。 可能会保持悬空、因为一旦外设复位结束、它将被驱动为高电平、但在复位/外设复位期间、当高阻态时可能会振荡。

    P6 UHPI_HD[0] PUDINHIBR3 (1C19h)位0 IPD、在复位时启用、在 UHPI 处于 ZPOR 复位状态时、在没有读取访问发生时或当 HPIENA=0时、建议连接或拉至 GND、并避免向 GPIO_DAT1寄存器中的这些位写入任何1。 可能需要 IPD。 甚至可能在复位后驱动为低电平。

    n6 UHPI_HD[1] PUDINHIBR3 (1C19h)位1 IPD、在复位时启用、在 UHPI 处于 ZPOR 复位时、在没有读取访问发生时、或当 HPIENA=0时、建议连接或拉至 GND、并避免向 GPIO_DAT1寄存器中的这些位写入任何1。 可能需要 IPD。 甚至可能在复位后驱动为低电平。

    P4 UHPI_HNTL0 PUDINHIBR7 (1C50h)位8 IPD、在复位时禁用、仅输入(终止以避免悬空输入)、建议连接或拉至 GND 以避免与 IPD 争用。 如果启用、则可能依赖 IPD。

    n4 UHPI_HNTL1 PUDINHIBR7 (1C50h)位9 IPD、在复位时被禁用、只输入(终止以避免悬空输入)、建议连接或拉至 GND 以避免与 IPD 竞争。 如果启用、则可能依赖 IPD。

    P5 UHPI_HR_RW PUDINHIBR7 (1C50h)位10 IPD、在复位时禁用、仅输入(端接以避免输入悬空)、建议连接或拉至 GND 以避免与 IPD 竞争。 如果启用、则可能依赖 IPD。

    n5 UHPI_HRDY PUDINHIBR7 (1C50h)位11 IPD、在复位时禁用、当 UHPI 处于 ZPOR 复位状态或当 HPIENA=0时、建议连接或拉至 GND、如果启用、则可依赖 IPD。 避免向 UHPICL 的 HRDY 位写入1。 可能会保持悬空、因为一旦外设复位结束、它将被驱动为低电平、但在复位/外设复位期间、当高阻态时可能会振荡。


    关于"当 UHPI 处于 ZPOR 复位或 HPIENA=0时为高阻抗..."
    1) 1) C5517没有 CFGCHIP1寄存器、因此您无法修改 HPIENA 位。
    当寄存器0x1C00的并行端口模式= 000、010、011、100或101时、HPIENA 被设置为1
    当寄存器0x1C00的并行端口模式= 001或110时、HPIENA 被设定为0
    因此、在 PPMODE 010中、HPIENA 将被驱动为静态高电平以启用 UHPI 外设的运行

    2) 2) ZPOR 连接到外设复位寄存器的位7
    位7 = PG4_RST 外设组4软件复位位位位。 驱动 UHPI、I2S2、I2S3、UART 和 SPI 复位信号。
    但是、在外设软件复位计数器寄存器(PSRCR)[1C04h]达到0之前、外设复位仅为低电平。 然后释放 RESET。

    希望这对您有所帮助、
    标记

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    大家好、Mark-San、

    非常感谢您发送此详细答案。
    我们将根据您的建议评估我们的电路设计。
    我们的 PCB 设计可能会改变一些...
    我担心,我们将会有另一个问题。

    很显然、您的建议很有帮助。
    非常感谢。

    此致、
    马萨