This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM4372:断电序列时序要求

Guru**** 2569055 points
Other Parts Discussed in Thread: TPS65218

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/628872/am4372-power-down-sequence-timing-requirements

器件型号:AM4372
主题中讨论的其他器件:TPS65218

您好、查姆斯、

我的客户对 AM437x 断电序列时间 要求有疑问。

我看到了 Sitara 产品说明书 5.13.1.3断电排序。

它不会及时写入请求。

其他文档、"使用 TPS65218为 AM335x、AM437x 和 AM438x 供电"

第8页  TPS65218的上电和断电序列。

序列断电时间大于加电时间。

  

问题

我们是否必须保留此图中所示的断电时间?

如果它与加电时间相同(例如2ms~4ms)、我们可以减小大电容器。

请告诉我。

此致、

新吉宇田

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    此图显示了 PMIC 时序。 在处理器端、AM437x 数据表 D 的第5.13.1.3节给出了断电要求。没有时序限制、但请仔细注意 VDDS、VDDS_CLKOUT 和 VDDSHVx [x=1-11]电压的要求。

    对于去耦电容器、建议的尺寸可在同一文档的第5.12节中找到。