This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CCS/TMS320C6678:C6678和 FPGA 之间的 SRIO 不稳定

Guru**** 1986165 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/617703/ccs-tms320c6678-srio-between-c6678-and-fpga-is-unstable

器件型号:TMS320C6678

工具/软件:Code Composer Studio

尊敬的 TI 工程师:

       在我们的应用中、c6678通过 SRIO 连接到 Xlinix Virtex7 FPGA 以传输数据。但我们发现链路不稳定。 在 数百个测试(whick 表示重新上电数百次)中、将出现一次链路遇到错误 、如下所示:

      在 DSP 加电后初始化 SRIO 端口后。ERR_STAT (0x0290b158)中的值为0x00000002。 但是 、当 DSP 首次发送 DIO 数据时、传输报告错误、同时 ERR_STAT 寄存器中的值变为0x00030006、此时该位表示致命端口错误。 之后、每次传输 都将失败。 错误似乎无法恢复。

       现在我 想知道:

      在 ERR_STAT 报告致命端口错误后、我可以采取任何措施来恢复 SRIO 端口吗?

       2.这个问题是如何发生的?您认为 C6678应该对此负责吗?还是 Virtex7?我可以采取任何措施来避免这种情况?

      非常感谢。期待您的回复。

      此致

      越高

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    我已通知软件团队。 他们的反馈将在此处发布。

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    余超

    您是否尝试降低数据速率、e .g 2.5Gbp、以查看偶尔出现的错误是否会消失?
    此外、该主题是否有用? e2e.ti.com/.../196080

    此致、Garrett
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你(们)好
    我很高兴得到你的答复。 降低该比率在我们的应用中是不可接受的。但我需要告诉您一些新的事情。
    我们尝试检查 FPGA 中的 GTX 状态、并发现它在错误发生期间提供错误状态。 因此、我们更改 FPGA、使其将状态发送到 DSP。 并更改 DSP 程序,每次 DSP 初始化 SRIO 时,它都会从 FPGA 检查状态。 如果 DSP 发现错误状态、它将复位 FPGA 上的 SRIO 块、并重新初始化 SRIO 端口。
    之后,我们发现问题已经解决。 但我们仍然无法清楚地理解它。 为什么首次无法成功初始化 GTX? 重新初始化是否是解决此问题的明智方法?
    非常感谢。
x 出现错误。请重试或与管理员联系。