[参考译文] TDA3LA：用于单个16位 DDR3存储器的输出阻抗

TDA3 DM 表8-3提供了针对关键 SoC 电源域的建议 PDN 参数。 对于 VDD_DDR 域、在频率<= 100MHz (小于或等于)时、最大目标阻抗显示为200m Ω。 这些建议的 PDN 指南与 TDA3 EVM 和8层 PCB 布局上实现的性能保持一致。 对于实现 x16b 与 x32b 总线宽度、没有给出放宽。 数据总线宽度减小可能会略微降低 IO 开关电流、但内核 EMIF 电路和电流消耗保持不变。

TDA3 15x15 LPDDR2 EVM 电源完整性分析报告中提供的额外频率点仅用于说明 PCB 的 VDD_DDR PDN 性能。 DM 表8-3单个频率下的 VDD_DDR 目标阻抗就足够了。