This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6672:EDMA3传输完成中断不会出现#39;t。

Guru**** 2548240 points
Other Parts Discussed in Thread: TMS320C6672

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/621048/tms320c6672-edma3-transfer-complete-interrupt-doesn-t-occur

器件型号:TMS320C6672

我使用的是带 TMS320C6672的定制板。

我想使用 EDMA3在 DSP 和 FPGA 之间传输数据。 传输完成后、EDMA3必须在  不使用 CSL 的情况下中断(传输完成中断)到内核0。

但似乎有一些问题。

让我说一下我做了什么。

EDMA3CC0中断

我检查了 EDMA3CC0_IER 和 EDMA0CC0_IPR 是否发生中断。 EDMA3中断似乎正常。

CIC0

2、现在我检查了 CIC0寄存器。 (系统中断#36 (EDMA3CC0GINT 至通道(主机中断)#3)

#define HOST_INTERRUPT_CH 3

*(MC_UINT32 *)(0x02600424)=((MC_UINT32) 0x00000003); /*系统中断映射:系统中断#36至通道#3*/
*(MC_UINT32 *)(0x02600028)= 36; /* CIC0系统中断使能:系统中断#36使能*/
*(MC_UINT32 *)(0x02600034)= HOST_INTERRUPT_CH; /* CIC0主机中断使能:使能主机中断#3 */
*(MC_UINT32 *)(0x02601500)= 1 << HOST_INTERRUPT_CH; /* CIC0主机中断使能:使能主机中断#3 */
*(MC_UINT32 *)(0x02600010)= 1; /* CIC0主机中断(全局中断*/ 

ISR

3、现在、我按如下方式设置 ISR 代码。

#define HOST_INTERRUPT_CH3

MC_void SetupIrq (void)
{
Hwi_Params hwiParams[EPIC_EXT_IRQ_NUM];

MC_Int32 I;
MC_UINT16值;

//中断 관련 준비*/
*(MC_UINT32 *)(0x02600424)=(MC_UINT32) 0x00036*中断系统映射*= 0x00036 *中断3 */
中断3 *(MC_INTS*)*中断02636 */中断系统= 0x00036 *中断#INTS*(MC_INTS*)*中断02636)
/* CIC0主机中断启用:主机中断#3启用*/
*(MC_UINT32 *)(0x02601500)= 1 << HOST_INTERRUPT_CH;/* CIC0主机中断启用:主机中断#3启用*/
*(MC_UINT32 *)(0x02600010)= 1;//* CIC0主机

中断=0 *全局中断启用 

请给我任何建议。 谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Wonbo、

    我已将此内容转发给 EDMA 专家。 他们的反馈应发布在此处。

    BR
    Tsvetolin Shulev