This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5726:DDR3 CKE 问题

Guru**** 2562990 points
Other Parts Discussed in Thread: AM5726

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/627166/am5726-question-on-ddr3-cke

器件型号:AM5726

您好、专家、

客户对 AM5726的 DDR3 CKE 有一些疑问。

我们可以看到、在 AM5726上、CKE 始终为0 (低电平)、当从 CPU 或 DSP 进行数据访问时、它会传输到1 (高电平)。 在先前的芯片上、如 DRA62x、CKE 线始终为高电平。  

我们是否可以像 DRA62x 一样修改寄存器来控制 CKE 以使其保持高电平?

2.客户担心 CKE 上从0到1的转换会影响 DDR3数据的完整性。 您是否认为这是可能的、或者我们需要关注什么?

谢谢你。

此致、

艾伦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    已通知解除武装、复员和重返社会专家。 他们将在这里作出回应。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果内存控制器被编程为在空闲时钟周期进入自刷新、则可能会发生这种情况。 相关设置位于 EMIF_POWER_MANAGEMENT_CONTROL (0x4C00 0038/0x4D00 0038)位7:4中、该位控制进入自刷新之前的空闲时钟;位10:8表示是否要在空闲周期时禁止自动进入自刷新模式。

    此致、Siva