[参考译文] TM320VC33启动问题

嗨、Stuart
遗憾 的是、没有任何应用了解这款旧器件、因此我认为我们无法提供任何特定于器件的原理图/源代码指导或支持。
假设问题不是系统性的、 只有%的电路板发生故障、而且也只有%的时间、对于已经批量生产了一段时间的应用/产品、任何调试都是微不足道的-例如、简单的代码审阅/原理图审阅可能不会突出边际化。

我将在内部询问我们是否可以将故障器件发送给 FA。

我将会有一些标准问题、我们应该知道这些问题的答案
1)在设计、软件、电路板供应商方面发生了一些变化、可能会导致变化。
2) 2)让他们完成任何器件交换、以查看器件或电路板是否出现故障
3) 3)请注意任何温度敏感度，特别是因为您正在谈论外部上拉可能会影响行为。
4) 4)文档是否说明 TRST_N 是否应具有外部上拉电阻？

此致
Mukul

请参阅以下附加信息：

这一问题似乎发生在大量生产电路板上、在与制造团队讨论时、似乎已经发生了一段时间。  标准程序是使用全新 VC33器件取出出现故障的电路板并卸下出现故障的器件。  这似乎使绝大多数失败的董事会都突然工作、使我相信在制造变化的容差范围内、有些东西是微不足道的。  我还会要求工程团队从故障电路板中取出器件、并将其放置在已知的工作电路板上、以查看问题是否消失。

此设计已投入生产一段时间、但在设计中使用 DSP 的方式没有任何显著变化、但是、改用较新的 FPGA 时略有变化、 但是、我们很难理解这是如何与故障联系在一起的、因为唯一重要的 FPGA 连接是复位线。  我需要验证旧版 FPGA 设计是否存在相同的问题。

故障发生在正常室温下。  我将询问团队他们是否可以对电路板执行一些温度循环。

数据表指出 TRST_N 线路具有内部弱下拉电阻、但在噪声敏感型设计中、建议使用1K 至50K 的外部下拉电阻。  我们在测试期间增加了1K。

谢谢、

Stuart

Stuart

我将此信息转发给了几位同事、下面是一些其他反馈、我相信这些反馈与您的客户已经更加仔细地考虑的领域是一致的

从您的其他帖子中...  

  我们还查看了有关上电的 RESET_N 行。  在电源启动且稳定后、RESET_N 线路保持低电平一个完整的~500ms。  我们注意到的一点是、外部复位电路仅将 RESET_N 线路保持在~400mV 的低电平。

此设计已投入生产一段时间、但在设计中使用 DSP 的方式没有任何显著变化、但是、改用较新的 FPGA 时略有变化、 但是、我们很难理解这是如何与故障联系在一起的、因为唯一重要的 FPGA 连接是复位线。  我需要验证旧版 FPGA 设计是否存在相同的问题。

 电路板上的主要变化是 FPGA、FPGA 正在驱动可能低于最佳的 RESET_N 电平、您只尝试了 TRST_N 线路上更强的下拉电阻。 以更强的信号改善/替换此 RESET_N 信号应是另一个重点关注的关键领域(并与旧的工作设计进行比较/对比)。

Mukul、

我想注意的是、仅驱动~400mV 的 RESET_N 仅在启动时出现。  配置 FPGA 后、它将接管看门狗功能、并在超时时时主动将复位一直驱动到接地。  由于 VC33被锁定、看门狗大约每秒超时一次、并将 VC33 RESET_N 线路驱动为低电平、但这不会导致 VC33启动。

我们有点困惑、为什么周期性主动复位不会使 VC33恢复正常。  我可以提出的唯一假设是、启动时的弱复位会导致器件中出现一些延迟、或者器件在某种程度上卡在测试或引导加载程序模式中。

我还问了以下问题：

1. 在添加新 FPGA 之前，旧设计中是否会出现启动问题？

1. 据我所知，这不是一个新问题，但下降幅度远比以往高得多。

• 您是否曾尝试从发生故障的电路板上获取 VC33器件并将其放在已知工作的电路板上、以验证器件是否出现故障？  如果没有，请您这样做。

1. 1. 不可以、但我们已在发生故障的电路板上更换了 DSP、它开始工作。
2. 您是否曾尝试过电路板温度循环(冷却器或加热器)以查看故障发生率是否发生变化？

1. 1. 确定此问题的原始测试以5Deg C 运行。 我们将测试更改为23Deg C、故障率相同。
2. 您能否提供一些有关制造团队在首次检查时看到的故障率的详细信息？

1. 1. 我将为您解决这个问题。  我相信最后一个版本在50个主板上有6个 DSP 替代。  在测试中、我们看到大约30%的组装电路板在50%的时间内无法通电。

我重复了在已知良好的电路板上尝试不良 VC33器件的重要性、并要求对此进行测试。

谢谢、

Stuart