This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6678:关于 C66x Corepac L2 EDC 函数

Guru**** 2562120 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/626367/tms320c6678-about-c66x-corepac-l2-edc-function

器件型号:TMS320C6678

您好专家、

根据 Corepac 用户指南、读取 L1P 和 L1D 时 L2的 EDC 函数的操作不同。

1:通过 L1D 高速缓存对所有 L2数据获取执行错误检测、而不进行任何校正。

2.无论从 L1P、L1D、IDMA 还是 DMA 获取、L2存储器控制器始终对 L2的128位读取执行完整的汉明码检查。

您能否告诉我我们仅检测 L1D 访问错误但未进行更正的原因?

谢谢。

艾伦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我已通知工厂团队。 他们的反馈将在此处发布。

    此致、
    Yordan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    对于 C66x、EDC 功能的主要用途是保护不经常更改的程序代码和静态数据。

    L1P 仅具有错误检测、但未进行校正。 当在 L1P 缓存中检测到错误时、DSP 需要
    通过清除 L1P 缓存的内容使程序代码无效。

    L2 EDC 逻辑可以检测双位错误并纠正单位错误。

    我注意到:通过 L1D 高速缓存对所有 L2数据获取执行错误检测、而无需在 corepac 用户指南第11.3节中进行任何更正、我希望对此进行更多解释。

    此致、Eric
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Eric:

    您对此 L1D 高速缓存 EDC 问题是否有任何信息?

    谢谢。
    艾伦