• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 180 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM4372：在 CCS 中查看 L2高速缓存数据

admin
Guru**** 2585275 points
Other Parts Discussed in Thread: SYSBIOS

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/633033/am4372-viewing-l2-cache-data-in-ccs

器件型号：AM4372
Thread 中讨论的其他器件：SYSBIOS

您好！

我想使用 CCS 读取 L2缓存的值。
但是、当查看具有 CCS 存储器浏览器的0x4050000时、它将变为"？？？？"。

我认为已启用 L2、因为我正在执行以下程序。

MMUConfigAndEnable()；
CACHEEnable (cache_IDCACHE、cache_inner_outer)；

我应该如何读取 L2？

此致、
Sasaki

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    您正在运行什么软件？
  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    感谢你的答复。

    我正在使用 LED 闪烁示例(C：\ti\pdk_am437X_1_0_8\packages/ti\starterware\examples\gpio\led_blink)。

    此致、

    Sasaki

  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    MMUConfigAndEnable()；
    CACHEEnable (cache_IDCACHE、cache_inner_outer)；

    这两个代码是用于为许多测试应用启用 MMU 和设置缓存的通用代码。 当使用 cache_inner_outer 标志时，pl310会将其启用为超速缓存。 如果不启用 L2缓存、是否能够通过 CCS 看到0x4050000？

    此致、Eric
  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    一些试验：
    L2设置为缓存或 SRAM 由 CTRL_MPU_L2寄存器(0x44E1_01e0)位16控制。 当 SOC 超出复位范围时、此默认设置为256KB 缓存、来自 CCS 的缓存 I 无法看到0x4050_0000。 (？？？？？？ 窗口中)。 如果我更改上面的寄存器以将 L2缓存启用为 SRAM、我能够看到0x4050_0000。

    然后我复位 SOC、运行典型的 Sitara 示例(如 GPIO BLINK)、使用 MMUConfigAndEnable()和 CACHEEnable (cache_IDCACHE、cache_inner_exuter)；这些设置 L2缓存的示例、我无法在 CCS 中看到0x4050_0000 (？？？？ 窗口中)。 我不确定是否存在此 CCS 问题、仍在研究。

    此致、Eric
  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    大家好、Lding - San、

    感谢您的调查。
    请告诉我进度。

    此致、
    Sasaki
  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Eric - San、

    这是 CCS 问题还是器件端问题？
    如果您有进展、请告诉我。

    此致、
    Sasaki
  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    在 Processor SDK RTOS 中、我们还可以启用或禁用高速缓存、并将 L2配置为 RAM 或不使用 SYSBIOS：

    VAR Cache = xdc.useModule('ti.sysbios.family.arm.a9.Cache');
    cache.enableCache = true；
    cache.configureL2Sram = false；/DDR 构建

    使用 L2、我能够在 CCS 存储器窗口中看到它。 使用高速缓存、我看不到它。 我认为这是一个 CCS 问题。

    此致、Eric
  • 0
    TI__Guru**** 2585275 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Eric - San、

    感谢您的支持。
    如果 CCS 出现问题、如果您知道该问题何时会得到解决、请在此主题中告知我。

    此致、
    Sasaki