This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6678:DSP 不能读取引导模式引脚上的正确值

Guru**** 2584385 points
Other Parts Discussed in Thread: TMS320C6678

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/631084/tms320c6678-dsp-doesn-t-read-the-correct-value-on-the-boot-mode-pins

器件型号:TMS320C6678

您好!

我有带4个 TI DSP 的定制板(TMS320C6678)。  引导模式引脚可用作连接到 Xilinx FPGA 的 GPIO 引脚。  我在引导模式引脚上有上拉/下拉电阻器。  我注意到 DSP 未正确检测到某些引脚。

例如 、对于4个 DSP 中的3个、寄存器0x02620020返回0x00019001而不是0x0001980B。  根据引导模式引脚电阻器上拉/下拉配置、预期值应为0x0001980B。  此外、测量值为以下电压。  我只关注具有意外行为的引脚。  您能否帮助了解这种情况的发生原因以及可以采取哪些措施?  我是否遗漏了什么?  我还提供了引导模式引脚的原理图页面供您查看。

DSP 引导模式引脚 电压(V)
1 0 1.72.
1 1 0
1 2. 1.69
1 10. 0.06.
2. 0 1.72.
2. 1 0
2. 2. 1.69
2. 10. 1.69
3. 0 1.72.
3. 1 0
3. 2. 1.35.
3. 10. 0.07.
4. 0 1.698
4. 1 0
4. 2. 1.698
4. 10. 1.698



  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Joseph、

    我已将您的疑问转发给软件专家。 他们的反馈应发布在此处。

    BR
    Tsvetolin Shulev
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joseph、

    附加的图像不可读。  但是、您需要执行一些基本检查。  FPGA 在启动期间对这些引脚执行什么操作?  它们是输入还是输出、还是 FPGA 甚至加载了配置?  如果您希望电阻器能够设置电平、则 FPGA 无法在引导模式锁存期间驱动这些引脚。  RESETSTATz 输出可用于禁用连接到引导模式引脚的 FPGA 驱动器。  另请注意、未编程时、FPGA 有时会激活内部拉电阻器。  这些引脚上是否连接了其他任何可能提供泄漏以偏置引导模式输入的引脚?

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joseph、

    您是否在组装的所有电路板上看到相同的结果?

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tom、

    是的、我看到至少1个其他电路板上的结果。  我还没有完成检查所有电路板的过程。

    关于 FPGA 的问题、未进行配置。  电路板上的 FPGA 配置为在未配置时禁用内部上拉。  此外、BOOTMODE 引脚10未连接到 FPGA、但四个 DSP 中的两个在这些引脚上测量的电压不正确。

    如果您愿意、我可以向您发送一个 pdf 原理图。  让我知道实现这一目标的最佳方法。

    请告知、

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joe、

    您可以将 PDF 文件附加到 E2E 帖子。  请仅附加与引导模式引脚相关的部分。

    您构建了多少块电路板?

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../DSP_5F00_Bootmode.pdfTom、

    到目前为止、我们已经构建了4块板。

    我已附加 pdf 文件。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joe、

    所有测试的电路板是否具有相同的结果?  如果是、您需要确定提供额外泄漏的原因。  1K 欧姆电阻器应克服内部拉电阻、并产生有效的输入电平。  您可能需要验证所安装的电阻器的值是否正确。  您可能还需要验证是否存在误接的 PCB 电路。  C6678在保持复位状态时不会导致这些电压发生。

    请确认在 C6678保持复位时测量了上述电压。  此外、验证在测量这些电压时是否为 C6678提供了有效时钟。  您还应验证您的加电序列是否符合数据表要求。

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tom、

    以下是几周前我们讨论的最新情况。

    1)在我们构建的四个板中、有2个板显示此问题、而有2个板不显示。  

    2) 2)当器件处于复位状态时、未测量上述电压。

    3) 3)复位有效后、所有 GPIO 引脚都具有预期的电压电平。  因此、6678不会导致这些电压在复位时发生。 无论 POR_N 或 RESET_FULL_N 是否有效、都会观察到此行为。  

    3) 3)存在参考时钟。

    4) 4)我检查了加电顺序是否与数据表相匹配、以充分理解。  我正在使用以下序列:1.8V -> CVDD -> CVDD1 -> 1.5V。  我已进行检查、以确保在电源稳定时禁用时钟、并确保在 POR_N 和 RESET_FULL_N 变为高电平之前、时钟处于活动状态。

    在勘误表中、有专门关于 POR_N 和 RESET_FUL_N 的使用说明  此使用说明的目的是什么?

    在下一个修订版本中、我还可以查看其他内容或采取任何缓解措施吗?

    谢谢、
    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Tom、

    此外、当复位被置为无效时、6678上的所有其它功能看起来运行正常。 我不确定这是否意味着什么、但它是一个数据点。

    谢谢
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joe、

    使用说明强调了 RESET_FULLz 应是用于锁存引导模式引脚的信号、而 PORz 应在 RESET_FULLz 之前上升。  请注意、PORz 必须保持低电平、直到所有电源排序完成且时钟稳定为止。

    当 C6678保持复位状态时、引导模式引脚上存在适当的电压。  因此、这意味着只有在复位释放后才存在无效电压。  当测量到无效电压时、您将需要确定哪些器件驱动引导模式网络。  如果在测量到不正确的电压后将 C6678重新置于复位状态、是否会返回正确的电平?  除了 C6678、引导模式电阻器和 FPGA 之外、是否有任何其他器件连接到这些网络?

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Tom、

    在电源被初始化和稳定时、PORz 被保持在低电平。

    是的、仅在释放6678复位后才存在无效电压。 当保持复位时、我已经观察到预期的电压。 我已经能够重复这种行为。

    只有6678、引导模式电阻器和 FPGA 连接到这些引脚。 在一个特定情况下、仅6678、引导模式电阻器和接头起作用。

    对于不起作用的器件、当 R18未被组装时、我仔细地读回寄存器0x02620020的0x19001、当 R18时读回0x19803。

    谢谢、
    Joe
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joe、

    我建议您创建一个表、其中列出了安装的上拉电阻器值、安装的下拉电阻器值、C6678 (PU 或 PD)内部的电阻器以及每个引导模式引脚的稳态电压输入和输出、适用于"发生故障"的电路板和通过的"电路板"。  请将表格附加到论坛帖子。

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../DSP_5F00_bootmode_5F00_pins.xlsxTom、

    随附 Excel 电子表格、其中包含您为"好"板和"坏"板请求的信息。  由于每块电路板都有4 6678、因此我在此练习中仅选择1 6678。  

    请告知、

    Joe

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Tom、

    此外、顺便说一下、我将把 BOOTMODE1上的外部 PU 从4.75k 更改为1k。 我认识到这是一个错误、将得到修复。 然而,它在这一网络上恢复了一个高值。

    谢谢、
    Joe
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joe、

    位15和位11表明、在坏板上禁用复位(高电平无效)后、某些东西会将这些引脚驱动为低电平。  启用复位(低电平有效)时不存在此争用。  复位释放后、这些信号在多快的时间内被拉至该低电压。

    在复位释放后、坏板上的位10和好板上的位8显示高电压。  这是否在良好的电路板上是预期的?  如果是、驱动它的动力是什么?  复位释放后、这些信号在多快的时间内被拉至该高电压。

    我同意位3上的上拉电阻值需要更改为1K。

    Tom