This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 66AK2H12:超链接参考时钟

Guru**** 2584745 points
Other Parts Discussed in Thread: 66AK2H12

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/633792/66ak2h12-hyperlink-ref-clock

器件型号:66AK2H12

团队、

我的客户有以下问题:

未使用的超链接参考时钟(具体而言、超链接1)。 KeyStone II 器件硬件设计 GUID 应用报告文档 SPRABV0中的指导存在冲突、2014年3月。  请提供说明。

 

相关章节:

第6.2.5节、未使用的超链接引脚要求、参考了第3.3节中的图15、以及一个到 CVDD 内核电源的上拉电阻。

最后一句是关键字:“如果未使用,主超链接时钟输入必须按照第3.3节(图15)中的说明进行配置。 上拉电阻必须连接到 CVDD 内核电源。”

 

转到第3.3节、我们可以找到两个东西。

图15显示了到 CVDD 的直接连接和到 VSS 的下拉:

 

在同一节中、按照图15、我们将看到表8。 表8提供了所有时钟和“未使用的连接”的详细列表。  超链接1参考时钟输入(HYP1CLKP 和 HYP1CLKN)以“保持未连接”作为连接列出。 这与图15直接冲突。

感谢您的帮助:

此致、

Aaron

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    我将对此进行研究。

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    图15是 LCBJ 输入缓冲器的一般指导。 硬件设计指南规定:
    '连接到 KeyStone II 器件中的串行器/解串器/CML 的未使用时钟输入应保持未连接状态'
    超链接参考时钟使用 CML 输入时钟缓冲器、请参阅66AK2H12数据表(www.ti.com/.../66ak2h12.pdf)中的表9-4电源到外设 I/O 映射(1)(2)。 因此、如硬件设计指南中的表8所述、超链接参考时钟输入如果未使用、可保持悬空。

    此致、
    Yordan