• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 383 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6748：MOSI 引脚 SPI

admin
Guru**** 2914610 points

Other Parts Discussed in Thread: TMS320C6748

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/665262/tms320c6748-mosi-pin-spi

器件型号：TMS320C6748

你好

我需要 MOSI 线路在数据传输前后保持高电平状态。 现在、当数据传输时、它处于低电平状态。 如何在 TMS320C6748的 starteware SDK 中配置此功能。

当我将 SPIConfigClkFormat 配置为 SPI_CLK_POL_LOW | SPI_CLK_INPHASE 时，MOSI 线路为高电平状态，但我在 SPI_CLK_OUTOFPHASE 中需要它

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我需要使用 TMS320C6748的 Starterware SDK 配置 SPI、以便能够实现 SCK 和 MOSI 时序、如下图所示。

  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    您如何为 SPI 引脚配置 syscfg 寄存器？

    就我所见、SPI0/SPI1引脚位于引脚组 CP[7]至 CP[15]中。 因此、您是否尝试将上拉/下拉使能寄存器(PUPD_ENA)中的位7至15设置为0x1。 您还应在上拉/下拉选择寄存器(PUPD_SEL)中将位7至15设置为0x1。

    此致、
    Yordan
  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我尝试在 MOSI 的电路中放置上拉电阻器、但它对我不起作用。
  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我刚刚检查了注册表并找到了如下注册表值

    PUPD_ENA = 0xFFFFFFFF
    PUPD_SEL = 0xC3FFFFFF
  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    好的、这似乎是正确的。 让我进一步检查一下。

    此致、
    Yordan
  • 0
    TI__Guru**** 2914610 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    如果您具有用于将 MCP2515 (CAN IC)与 TMS320C6748连接的 SPI 配置。 我会对我更有帮助。