This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352:DDR3 PHY 寄存器配置

Guru**** 2894810 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/661643/am3352-ddr3-phy-register-configuration

器件型号:AM3352

我将通过以下 DDR PHY 寄存器配置 Wiki http://processors.wiki.ti.com/index.php/AM335x_DDR_PHY_register_configuration_for_DDR3_using_Software_Leveling 进行工作 、并修改该页面中包含的入门套件 EVM GEL 文件。 该过程使用 Samsung 设备 K4B2G1646F-BYMA 运行良好、我有两个问题:

  1. GEL 文件是否设置 DDR3时钟频率、或者这是硬件搭接和 xtal osc freq 的函数?  我需要确保以400MHz (短时间内使用快速且繁琐的示波器探测)而不是 GEL 文件中所述的303MHz 运行 DDR 接口。

  2. AM335x DDR 寄存器计算电子表格需要 一个 ODT 低电平参数(REG_T_ODT)。  这未在 Samsung 数据表中列出。  中的参数、下面以红色突出显示。  如何获取此参数?  这可以通过 Samsung 数据表上列出的其他参数间接计算吗?

欢迎您的指导。 谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    工厂团队已收到通知。 他们将在这里作出回应。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用 user="deep search"]

    1. GEL 文件是否设置 DDR3时钟频率、或者这是硬件搭接和 xtal osc freq 的函数?  我需要确保以400MHz (短时间内使用快速且繁琐的示波器探测)而不是 GEL 文件中所述的303MHz 运行 DDR 接口。

    [/报价]

    我不确定您使用的 GEL 文件是哪个版本,但当您连接到目标时,例程 GetInputClockFrequency()应该能够检测引导引脚以确定正确的晶体频率,然后设置频率。 请注意、如果 DDR PLL 设置为303MHz 而不是400MHz、则必须修改 GEL 文件、具体取决于您使用的 GEL 文件的版本。 您只需在  GEL 文件中搜索 DDR_PLL_Config 并将频率设置为正确的值即可。

    [引用 user="deep search"]

    2. AM335x DDR 寄存器计算电子表格要求 ODT 为低电平参数(REG_T_ODT)。  这未在 Samsung 数据表中列出。  中的参数、下面以红色突出显示。  如何获取此参数?  这可以通过 Samsung 数据表上列出的其他参数间接计算吗?

    [/报价]

    ODTLon 是 JEDEC 参数、应属于 DRAM 数据表的一部分。 我不确定特定 DRAM 器件为什么不列出此信息。 您可能需要与 DRAM 制造商核实这方面的信息。  根据 JEDEC 规范、这应该是[CWL + AL - 2] tck。 例如、如果 CWL = 5tCK、AL = 0;ODTL 应设置为3tCK
    如果您有任何其他问题、请告诉我。
    此致、Siva

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../AM3358_5F00_StarterKit.gelInput时钟频率为24MHz。  我正在使用 SDK EVM 文件(随附)。  如何将 DDR PLL 设置为 DRAM 时钟频率为400MHz?  目前为303MHz。   这已通过示波器测量得到确认。

    Rgds、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    更改:

    DDR_PLL_Config (CLKIN、23、303、1);

    至:

    400MHz 的//配置
    DDR_PLL_Config (CLKIN、23、400、1);

    此致、Siva