请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM3354 您好！
我对 AM335x DDR2 DQS 信号的过冲/下冲有疑问。
在 AM335x 数据表(sprs717j)第80页的"5.1绝对最大额定值"中、
对于 I/O 过冲和下冲、它如下所示：
秘书长的报告
IO 端子上的瞬态过冲和下冲规格：
信号周期高达30%时、相应 IO 电源电压的25%
秘书长的报告
如果出现以下情况、是否超出过冲/下冲规格的限制？
如果 DDR_CLK = 266[MHz]
DQS 信号周期将为533[MHz](1.88[ns])
DQS 信号周期的-30%将为1.88[ns] x 30%= 0.564[ns]
-DDR2 I/O 为1.8V。 因此、I/O 电源电压的25%将为0.45[V]
问题1.
如果 DQS 信号的下冲在超过30%的信号周期(0.564[ns])内为-0.50[V]、则超过 I/O 电压0.45[V]的25%。
在这种情况下、它是否超出了下冲规格的限制并需要解决方法？
问题2.
如果 DQS 信号的下冲在0.4[ns]信号周期内为-0.50[V]、
它超过 I/O 电压0.45[V]的25%、但低于信号周期(0.564[ns])的30%。
在这种情况下、它是否在高于下冲规格的限制范围内、不需要解决方法？
此致、
G.F.
