[参考译文] AM3352：DDR3 Vtt 终端

admin

Guru**** 2553450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/616519/am3352-ddr3-vtt-termination

器件型号：AM3352

在数据表的第173页、您可以找到一个处理器和 DDR3的 Vtt 终端示例

第174页、不含终端。Habe im Datenblatt des Sitaras folgende Topologie gefunden。

S.174 ohne Vtt Termination

S.173 mit Vtt Termination

我们是否有一些经验，在有或没有 Vtt 终端的情况下，应该优先选择哪种拓扑？

Beagle Bone Black 似乎没有。

非常感谢

祝你一切顺利、

Olrik

8 年多前

0 admin 8 年多前

TI__Guru**** 2553450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

请阅读 AM335x 数据表修订版 J 中的第7.2.3.3.9节：

"图7-48提供了一个示例 DDR3原理图、其中包含一个在地址和控制信号上没有 VTT 终端的16位 DDR3存储器器件。典型的 DDR3点对点拓扑可在没有 VTT 终端的情况下提供可接受的信号完整性。在实施此拓扑之前、应使用特定的 PCB 设计详细信息执行信号完整性分析、从而验证系统性能。"

除此之外、在本论坛上发帖时、请使用英文书写。论坛管理员可以删除非英语帖子。

0 admin 8 年多前

TI__Guru**** 2553450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Biser、

感谢您的回答。

我们也在数据表中看到了该部分。

根据 DS 中的说明、"在实施此拓扑之前、应使用特定的 PCB 设计详细信息执行信号完整性分析、从而验证系统性能。" 对我来说、没有端接的实施似乎需要比 PCB 设计中的实施更丰富的经验。

我觉得终端设计更可靠吗？

抱歉不是所有的英语都说。在发布后看到我尚未删除所有德语文本

祝你一切顺利、

Olrik

0 admin 8 年多前

TI__Guru**** 2553450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

是的、我同意点对点设计需要更多经验。但是、BeagleBone Black 使用这种拓扑、几年前我为客户设计了电路板、我只需从 BBB 复制1：1 DDR 布局、非常重要的是、使用了完全相同的 PCB 层叠。此电路板已制造多年、目前完全没有问题。您可以在以下位置找到 BBB 设计文件： www.elinux.org/Beagleboard:BeagleBoneBlack

另一种方法是使用 Vtt 终端并正确遵循数据表中的设计指南。