This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5728:同时驱动两个 PCIe 端口

Guru**** 2553260 points
Other Parts Discussed in Thread: AM5728

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/565254/am5728-driving-both-pcie-ports-simultaneously

器件型号:AM5728

您好!  

我们需要通过 AM5728的 PCIe 接口同时驱动两个下行 PCIe 子系统。  在一种情况下、我们有一个使用时钟对和一个通道(即 clkp/n、Rx0_n/p、Tx0_n/p)的下游系统。  在另一种情况下、我们有一个仅使用一个通道而没有时钟的下游系统(即 Rx_PAIR1、TX_PAIR1无时钟)。  TI 能否确认 AM5728是否能够如上所述同时驱动这两种配置?  我已使用 pinmux csv fill 的一个快速片段来展示我们打算如何连接系统。

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    PCIe 专家已收到通知。 他们将在这里作出回应。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    在您的情况下、有两个单独的 PCIe 控制器(SS1和 SS2)、每个控制器控制一个通道。 这两个控制器和时钟是独立的。 可能一个控制器的下行时钟连接到 EP、而另一个控制器仅在没有时钟的情况下下游数据。

    此致、Eric
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Eric、

    抱歉、如果一个控制器同时使用时钟和1x 数据信道、而另一个控制器仅使用另一个1x 数据信道、那么您的回复仍然不清楚是否可以驱动两个下行 PCIe 设备。  在本例中、pinmux 结果仅生成一个时钟... 不是两个。  这是导致混淆的原因。  您说"有两个独立的控制器和两个时钟。"

    扼要重述一下、我们的目标是使用标准 PCIe 连接器实现一个完整的1x 通道 PCIe 接口。  其余的1x 通道(即 Rx/Tx1)将单独连接到另一个连接器、以便与下游电路板通信。  我只需要 TI 确认、可以同时驱动两个独立系统的下行板来驱动两个标准 PCIe 接口。  引脚多路复用结果仅生成1个时钟、如下所示。  请确认。

    谢谢你。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Ivan、

    我不是 TI 员工、但从我所阅读和理解的系统中、应该可以使用单个时钟驱动两个器件。

    PCIe AM57x8子系统具有用于为 PCIe (ljcb_clkp、ljcb_clkn)生成100MHz 块的单独块、因此使用 PCIe_SS1和 PCIe_SS2的两个下游器件可以使用相同的时钟进行同步。

    另一个问题是 PCB 的布线方式(一个时钟贴片比另一个时钟贴片长很多)。 在这种情况下、您可以使用 PCIe 时钟缓冲器。

    但是、无论如何、TI 都会为您提供最终答案。

    BR、
    Łukasz μ A
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢 Lukasz!

    Ivan、AM572x 具有两个 PCIe 控制器、每个控制器都有自己的时钟。 您可以查看我们的示例代码 pdk_am57xx_1_0_4\packages/ti\drv\pcie \examples\am57x\src\pcie_sample_board.c 中有 PlatformPCIESS1ClockEnable()和 PlatformPCIESS2ClockEnable()。

    您可以在电路板上使用相同的晶体来生成两个 DPLL 的输入、然后每个 DPLL 用作 APLL 的输入。 此外、您只能将其中一个100MHz 时钟路由到 ljcb_clkp 和 ljcb_clkn (请参阅 TRM 图24-160)。 PCIe 控制器子系统概述)。

    此致、Eric