新年快乐！
我们将基于 C6678L EVM 构建自己的电路板
引导模式从 FPGA 馈送至 DSP。 IBL Init 通过 SPI 接口从 FPGA 读取此信息。初始启动由 FPGA 聚焦到 I2C @ 0x51以处理 PLL 权变措施。
在我的应用程序中、我们仅使用：IBL NOR 在映像0上启动。
我们能否在没有 DIP 开关的情况下设计电路板、并通过在 FPGA 代码中硬编码 SPI 对 BM GPIO 状态的回复来强制我们的"IBL NOR BOOT on image 0"？
完成此操作的位置如下：
shevm_FPGA_CORE (1027、1028行)
SPI_REG[39：32]<= BM_GPIO[7：0]； // 8'H4：BM GPIO (RO)
SPI_REG[47：40]<= BM_GPIO[15：8]；
SHEVM_FPGA_CORE (线路1161)
BM_GPIO[15：0]<= BM_GPIO_I[15：0]； 具有1个同步的//直流开关应该正常
因此、硬编码 BM_GPIO[15：0]应该就不需要 DIP 开关了...我们不打算使用另一种引导模式...
-如果我们这么做、将能够使用 JTAG (无引导)连接到 C6678 ...如果不是、我们可以使用1个 DIP 开关在两种模式之间进行选择！？
此致、
Murad
