[参考译文] 66AK2E05：支持的最大有效系统时钟速度？

您好、Tarang、

这确实很奇怪。 但是、我认为1.2GHz 是最大速度、因为在 TI 产品文件夹()和数据手册(第1.1节特性)中都有以下陈述：

ARMCortex-A15 MPCore CorePac

 多达四个 ARM Cortex-A15处理器内核、速度高达1.4GHz

一个 TMS320C66x DSP 内核子系统(C66x CorePacs)、每个都有

 - 1.4 GHz C66x 定点/浮点 DSP 内核

  -对于定点@ 1.2GHz、为38.4GMACS /内核

  -对于浮点@ 1.2GHz、为19.2 GFlops/内核

但是、我将通知设计团队详细说明这种差异。 您还可以使用页面底部的提交文档反馈链接直接报告。  

此致、  
Yordan

您好、Tarang、
这个问题有一些历史。 66AK2E05最初设计为1.2GHz 组件。 ROM 引导加载程序使用 DEVSPEED 寄存器中的值来确定在引导时为器件配置"最大速度"所需的 PLL 设置。 使用一些引导模式位来确定提供的 SYSCLK 的频率、PLL 被配置成与 DEVSPEED 寄存器中值的速度相匹配。 这允许器件在启动时以最佳速度启动。
一旦我们拥有器件并开始对器件进行特性描述、就可以清楚地看到器件将在1.25GHz 下运行、因此更改了数据手册以反映该速度。 遗憾的是、由 DEVSPEED 寄存器控制的 PLL 设置被编程到 ROM 引导加载程序中、并且在不更新芯片的情况下无法更改。 对于1.25GHz 型号、该器件决定以1.2GHz 的频率启动。 如果您希望获得额外的0.05GHz、则需要在器件启动到1.25GHz 所需的值后重新对 PLL 进行编程。
因此、要回答原始问题、器件的工作频率将高达1.25GHz、但我们没有能够以该速度启动器件的 DEVSPEED 值。
此致、
Bill

您好、Tarang、

我将检查并查看电子表格为何未更新。 如果您选择1200MHz 设置、您将看到100MHz 时钟乘以2400MHz。 只需将 PLLM 值更改为24、将100MHz 时钟乘以2500MHz、即可得到1250MHz SYSCLK1。 这假设您使用的是100MHz SYSCLK 输入。 如需更多信息 、请参阅 KeyStone 器件锁相环(PLL)用户指南(修订版 H)。

此致、

Bill