请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：66AK2E05 我的客户正在使用 CDCM6208V2 (不像 EVM 上的 V1那样)生成到66AK2E05的时钟。 但是、与 EVM 中的情况一样、它们对器件进行引脚捆绑并以125MHz (而非100MHz)的频率获得内核、NETCP 和 DDR 的时钟。 这意味着他们可能需要调整 SDK 交付中的一些时钟 PLL 设置、以使其在其电路板上正常工作。在125MHz 而非100MHz 下运行这些时钟是否存在任何其他问题？
或者、客户正在考虑使用连接到我们的 LVDS 时钟输入的 CDCM HCSL 输出。 该模式允许他们使用我们在 EVM 上使用的相同100MHz。
对这两种方法是否有任何意见？
谢谢！
