• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 478 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6678：PASSCLK 和 MCLK

admin
Guru**** 1956055 points
Other Parts Discussed in Thread: CDCM6208
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/564587/tms320c6678-passclk-and-mcmclk

器件型号：TMS320C6678
主题中讨论的其他器件：CDCM6208

新年快乐！

我正在设计我们自己的基于 C6678L EVM 的电路板。 我们不打算使用超链接、我们只想使用一个 CDCM6208进行计时。

1-不向引脚(W2、Y2)提供 MCLKP/N (超链接_CLKP/N)是否安全？

2 -我们是否可以使用 PASSCLK 的内核时钟并且不向引脚(AJ5、AJ4)提供 PASSCLKP/N……这可以通过设置 BM_GPIO = 010来完成

如果这是正常的、那么只有到 DSP 的时钟为：CORECLK、DDRCLK、SRIOSGMICLK、PCIECLK

我知道 Ketstone1与 PLL 有问题、因此引入了 IBL、我想确保不提供 MCLK 和外部 PASSCLK 不会成为问题！

此致、

Murad

  • 0
    TI__Guru**** 1956055 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Murad、

    我已通知硬件团队。 他们的反馈将在此处发布。

    此致、
    Yordan
  • 0
    TI__Guru**** 1956055 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Murad、
    如果未使用超链接接口、则不需要 MCLK、并且可以按照硬件设计指南中的说明终止 MCLK。 如果要使用内核时钟作为传递 PLL 的时钟输入、则需要将 PACLKSEL 引脚拉至低电平并终止 PASSCLK 引脚。 我认为您所参考的问题在勘误文档的使用说明17中有说明。 这是指从 sysclk1或传递 PLL 的输出中选择 NETCP 的时钟。 这不应受 PLL 源时钟的影响、而应按照勘误表中所述实现。
    此致、
    Bill
  • 0
    TI__Guru**** 1956055 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    感谢 Bill 的及时回应和澄清！

    此致、

    Murad
x 出现错误。请重试或与管理员联系。