[参考译文] OMAPL138B-EP：ARM 中的 LDR 指令时钟周期

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/629523/omapl138b-ep-ldr-instruction-clock-cycles-in-arm

器件型号：OMAPL138B-EP
Thread 中讨论的其他器件：OMAPL138

您好！

为什么 OMAP L138处理器 ARM 内核中的 LDR 指令在内部 RAM 中加载地址的情况下需要37个时钟周期、而对于外部 RAM 则需要67个时钟周期。这是自然现象、为什么它需要这么多的时钟。我尝试了不同的代码、并始终观察到相同的代码。

8 年多前

0 admin 8 年多前

TI__Guru**** 2581275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我已将您的查询转发给硬件设计专家。他们的反馈应发布在此处。

BR
Tsvetolin Shulev

0 admin 8 年多前

TI__Guru**** 2581275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Aravind
ARM9对共享 RAM 的读取访问的周期计数(假设这是内部 RAM 的含义)似乎是我们在以下 wiki 上记录的内容的重要部分
processors.wiki.ti.com/.../AM1x

外部存储器声音的67个周期稍高一点，通常从拓扑角度来看，DDR 和共享 RAM 在 SoC 边界上的芯片互连延迟大致相同，外部 RAM 可能会影响的其他因素是任何其他设置/保持/选通时间或刷新/组打开/关闭惩罚(您的测试可能未达到此要求)。

通常、请确保已启用缓存。

希望这对一些人有所帮助

此致
Mukul

0 admin 8 年多前

TI__Guru**** 2581275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Mukul
感谢您的回复。我引用的内部 RAM 不是共享 RAM，它是 omapl138 Arm 内核的内部8KB RAM。无论如何，我也检查了它是否有共享 RAM，它显示了41个时钟周期。我已经完成了外部存储器连接和 DDR/mDDR 控制器、很遗憾找不到任何可疑的设置。指令高速缓存已启用。

此致
Aravind

0 admin 8 年多前

TI__Guru**** 2581275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Aravind
您的周期数与我们在 wiki 上看到的数据之间似乎存在一些差异。您能否分享一下测量时钟周期的方法？

一般而言、您可能会发现我们在 OMAPL138上发布的一些基准测试也很有用

processors.wiki.ti.com/.../Processor_SDK_Linux_Kernel_Performance_Guide

您的目标是测量 LDR 周期时间？
通常、8KB RAM 不会用于任何实际应用、最好将重点放在具有 CPU 或 DMA 等的 DDR 性能上

此致
Mukul

0 admin 8 年多前

TI__Guru**** 2581275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Mukul：

很抱歉耽误你的时间。我将通过启用 CCS 中的时钟来测量时钟周期。我不依赖于内部小型 RAM、而是使用外部 RAM。仍然存在问题。我只想知道它为什么需要这么多的周期。

此致

Aravind

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] OMAPL138B-EP：ARM 中的 LDR 指令时钟周期