This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C5517:紧急:确认从 CS0到 CS2的开关时序

Guru**** 2576215 points
Other Parts Discussed in Thread: TMS320C5517

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/630100/tms320c5517-urgent-confirm-the-swtich-timing-from-cs0-tocs2

器件型号:TMS320C5517

尊敬的 TI 专家:

请允许我确认以下问题。

[问题1]

 客户是否可以将存储器 CS0和 CS2用于其主应用程序(不是引导过程)?

[问题2]
如果在第一次和下一次读取 CS2上的 NOR 数据时从 CS0_1上的 SRAM 数据读取该值、则客户机应等待多久才能使 CS2发出警报? 是否有任何输出信号完成对 SRAM 数据的读取?
我们想知道在这种情况下应该如何计算。
我不熟悉外部存储器。 很抱歉、我有一个初学者问题。

我们需要在日本时间的明天结束时向客户回答此问题。 我希望在美国时间的今天结束时回答这个问题...
如果您有任何疑问、请告诉我。

此致。
Kaka

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    通常、您激活 CS1以启用与 SRAM 的通信。 执行读/写、然后关闭 CS1。 取消置位 CS1后、您可以置位 CS2以启用与 NOR 的通信。

    查看 TMS320C5517数据手册的第5.7.6节"外部存储器接口(EMIF)"、请注意时序图、以了解在不同用例中 CS 如何置为有效/置为无效。

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Yordan、您好!

    感谢您的回答。 我可以理解、用户通过使用 CSn 引脚来使用这两个存储器。 但我对第2项质询并不清楚。

    >如果在第一次和下一次读取 CS0_1上的 SRAM 数据中的值时,客户应该等待多长时间才能将 CS2置为有效? 是否有任何输出信号完成对 SRAM 数据的读取?

    请回答这个问题吗?

    此致。
    Kaka
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    [引用]f 在第一次和下一次读取 CS0_1上的 SRAM 数据中的值时、读取 CS2上的 NOR 数据、客户应该等待多长时间才能将 CS2置为有效?
    文档中描述的 CSS 之间没有特定的等待时间。

    [引用]是否有任何输出信号完成对 SRAM 数据的读取?
    是的、有些信号可能用于指示对外部器件的访问。 请参阅表4-2。 用于访问 SDRAM 和异步器件的 EMIF 引脚、表4-3。 特定于 SDRAM 的 EMIF 引脚和表4-4。 《TMS320C5517技术参考手册》(SPRUH16B)中专用于异步器件的 EMIF 引脚。

    此致、
    Yordan