• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 268 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Starterware/TDA3：SYS_CLK1的27MHz 输入 DPLL 设置

admin
Guru**** 2576215 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/630047/starterware-tda3-dpll-setting-with-27mhz-input-for-sys_clk1

器件型号：TDA3

工具/软件：Starterware

各位专家、您好！

 

我对 TDA3x 上的 SYS_CLK1有疑问。

在 TDA3x EVM 上、为 SYS_CLK1输入安装了20MHz 晶体。

 如果我们要将其替换为27MHz、则需要将 sysboot[9：8]设置从0b01更改为0b10。

 

除此之外、我们还需要更改所有5个 DPLL 配置、以便每个块获得适当的输入时钟频率。

我想尽最大努力实现这一目标。

想法是在 DPLL_xxx 中仅修改 N、M、以获得 CLKOUT 的相同频率。

 

您能否查看以下 M、N 设置是否正常？

原始设置(SYS_CLK1：20MHz)

DPLL_CORE DPLL_PER DPLL_EVE_VID_DSP DPLL_GMAC_DSP DPLL_DDR
参考时钟(MHz) 20. 20. 20. 20. 20.
N 4. 4. 7. 4. 4.
m 266 192. 238 250 266
CLKOUT (MHz) 1064 768 595. 1000 1064

新设置(SYS_CLK1：27MHz)

DPLL_CORE DPLL_PER DPLL_EVE_VID_DSP DPLL_GMAC_DSP DPLL_DDR
参考时钟(MHz) 27. 27. 27. 27. 27.
N 26 26 26 26 26
m 1064 768 595. 1000 1064
CLKOUT (MHz) 1064 768 595. 1000 1064

谢谢、此致、

－Shibata

  • 0
    TI__Guru**** 2576215 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、 、

    您可以使用时钟树工具检查设置。 您可以从此处下载：

    此致、

    Mariya

  • 0
    TI__Guru**** 2576215 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Mariya、

    感谢您的快速回复。

    是的、我已经使用时钟树工具验证了这些设置、频率分析器未发现错误。
    我可以通过这些设置获得预期的时钟。

    我想知道在这方面是否有任何需要注意/忽略的问题。
    请告诉我您的想法。

    谢谢、
    －Shibata
  • 0
    TI__Guru**** 2576215 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Shibata-San、您好！

    您使用的 M 和 N 值是可以的。

    M 和 N 值存在一些一般限制。  

    REFCLK = CLKINP/(N+1)。 应在给定的范围内。

    DCOCLK = CLKINP×[M/(N+1)]应该在一个给定的范围内。

    这两个条件都由您的配置满足。

    谢谢、此致、

    Piyali

  • 0
    TI__Guru**** 2576215 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Shibata-San、您好！
    抱歉、我不知道 PLL 设置。
    我记得、27MHz 时钟的一个问题是32k 时钟是 SYS_CLK1时钟的分频版本、因此32k 时钟的运行速度也会更快。 请查看您的软件中是否使用了任何具有32k 时钟的模块(我认为它们只是计时器、RTI 和计数器32k 以及用于去抖功能的 GPIO)。
    如果没有模块使用32k 时钟、则没关系(关于32k 时钟)。
    如果至少一个模块使用32k 时钟、则必须修改软件以"了解"差异。

    此致、
    STAN
  • 0
    TI__Guru**** 2576215 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Piyali、

    感谢您的评论。

    此致、

    －Shibata

  • 0
    TI__Guru**** 2576215 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Stan、

    感谢您指出这一点。
    我将检查是否使用了 FUNC_32K_CLK。

    此致、
    －Shibata