• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 251 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5728：DDR_DQS TDH、TDS 抖动

admin
Guru**** 2557670 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/614022/am5728-ddr_dqs-tdh-tds-jitter

器件型号：AM5728

您好！

是否有减少 TDH 抖动的设置、DDQ DQS 的 TDS？
当 REFCLK 为20MHz 时、u-boot 上默认 DDR PLL 的设置值如下。
M = 266
N = 4
M2 = 2
DDR 时钟= 20×M×1 /(N + 1)×1 / M 2 = 532MHz

除了更改 DDR PLL 设置值之外、请告诉我是否有办法减少该抖动。

此致、
新义郎

  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    已通知解除武装、复员和重返社会专家。 他们将在这里作出回应。
  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Biser、

    是否有任何更新信息？

    此致、
    新义郎
  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我已上报请求。
  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Tsuda－San

    此处列出的 DDR PLL 设置看起来不错。 高抖动的其他原因可能是电源噪声或串扰过多。

    您是否在 TDH、TDS 上看到任何故障并注意到过度抖动？ 您是否确定了 DQS 或数据线路上的抖动？

    另请检查以下各项：

    -电路板符合数据表中的布线准则

    -验证数据线路和 DQS 之间的间距

    - VDDS_DDR 电源轨上的衰减放置和电源噪声

    此致、Siva

  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Siva-San、

    感谢您的快速回复。
    很抱歉耽误你的回答。
    我将确认您对客户的建议。

    根据 PLL 的设置、抖动降低是指下面 e2e 的线程。
    它是否也适用于 AM572x？

    e2e.ti.com/.../1763463

    此致、
    新义郎
  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Siva-San、

    感谢您做出不同的响应。
    是否有任何更新信息？

    此致、
    新义郎

  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Siva-San、

    是否有任何更新信息？
    在 AM572x 中、抖动不会随 PLL 的设置而变化是否正确？

    此致、
    新义郎
  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tsuda－San

    您使用的 DPLL 设置是内部验证期间使用的设置。 不过、我将研究是否可以进一步优化 DPLL 设置以减少抖动并为您提供更新。

    此致、Siva
  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Tsuda－San

    我已验证这一点以及您的设置是最佳抖动的优化值。

    此致、Siva
  • 0
    TI__Guru**** 2557670 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Siva-San、

    感谢您的快速回复。
    我了解到该设置值是 PLL 抖动的最佳设置值。
    感谢您的各种研究和响应。

    此致、
    新义郎